[發(fā)明專利]一種基于雙柵晶體管的像素電路及其驅(qū)動(dòng)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610176182.7
• 申請(qǐng)日: 2016-03-24
• 公開(kāi)（公告）號(hào): CN105741779B
• 公開(kāi)（公告）日: 2018-03-20
• 發(fā)明（設(shè)計(jì)）人: 張盛東;王翠翠
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)深圳研究生院
• 主分類號(hào): G09G3/3233
• 分類號(hào): G09G3/3233
• 代理公司: 深圳鼎合誠(chéng)知識(shí)產(chǎn)權(quán)代理有限公司44281
• 代理人: 郭燕,彭家恩

1.一種基于雙柵晶體管的像素電路，其特征在于，包括：

發(fā)光器件OLED，所述發(fā)光器件OLED的陽(yáng)極連接于一內(nèi)部節(jié)點(diǎn)B，發(fā)光器件OLED的陰極連接于一低電平線V_SS；

驅(qū)動(dòng)晶體管T1，所述驅(qū)動(dòng)晶體管T1為雙柵晶體管，用于驅(qū)動(dòng)所述發(fā)光器件OLED發(fā)光；所述驅(qū)動(dòng)晶體管T1的底柵極連接于一內(nèi)部節(jié)點(diǎn)A，驅(qū)動(dòng)晶體管T1的頂柵極連接于一內(nèi)部節(jié)點(diǎn)C，驅(qū)動(dòng)晶體管T1的源極連接于所述內(nèi)部節(jié)點(diǎn)B；

開(kāi)關(guān)晶體管T2，所述開(kāi)關(guān)晶體管T2的柵極連接于閾值提取控制線V_COM，所述開(kāi)關(guān)晶體管T2的漏極連接于驅(qū)動(dòng)晶體管T1的漏極，開(kāi)關(guān)晶體管T2的源極連接于所述內(nèi)部節(jié)點(diǎn)C；

開(kāi)關(guān)晶體管T3，所述開(kāi)關(guān)晶體管T3的柵極連接于掃描控制線V_SCAN，開(kāi)關(guān)晶體管T3的漏極連接于數(shù)據(jù)顯示線V_DATA，開(kāi)關(guān)晶體管T3的源極連接于所述內(nèi)部節(jié)點(diǎn)A；

開(kāi)關(guān)晶體管T4，所述開(kāi)關(guān)晶體管T4的柵極連接于所述掃描控制線V_SCAN，開(kāi)關(guān)晶體管T4的漏極連接于一固定電平線V_ER，開(kāi)關(guān)晶體管T4的源極連接于所述內(nèi)部節(jié)點(diǎn)B；

開(kāi)關(guān)晶體管T5，所述開(kāi)關(guān)晶體管T5的柵極連接于發(fā)光控制線V_EM，開(kāi)關(guān)晶體管T5的漏極連接于高電平線V_DD，開(kāi)關(guān)晶體管T5的源極連接于驅(qū)動(dòng)晶體管T1的漏極；

電容C1，其連接于所述內(nèi)部節(jié)點(diǎn)A和B之間；

電容C2，其連接于所述內(nèi)部節(jié)點(diǎn)B和C之間。

2.如權(quán)利要求1所述的基于雙柵晶體管的像素電路，其特征在于，所述開(kāi)關(guān)晶體管T2～T5都為單柵晶體管；或者，所述開(kāi)關(guān)晶體管T2～T5中至少一個(gè)開(kāi)關(guān)晶體管為雙柵晶體管，當(dāng)其中某一開(kāi)關(guān)晶體管為雙柵晶體管時(shí)，此開(kāi)關(guān)晶體管的頂柵極與底柵極被連接在一起作為柵極使用。

3.如權(quán)利要求1或2所述的基于雙柵晶體管的像素電路，其特征在于，所述掃描控制線V_SCAN、閾值提取控制線V_COM、發(fā)光控制線V_EM、數(shù)據(jù)顯示線V_DATA和固定電平線V_ER上的信號(hào)被配置如下：所述像素電路依次進(jìn)入初始化階段、閾值電壓提取階段、數(shù)據(jù)寫(xiě)入階段和發(fā)光階段；在所述初始化階段中，掃描控制線V_SCAN、閾值提取控制線V_COM和發(fā)光控制線V_EM都為高電平；在所述閾值電壓提取階段，掃描控制線V_SCAN和閾值提取控制線V_COM為高電平，發(fā)光控制線V_EM為低電平；在所述數(shù)據(jù)寫(xiě)入階段，掃描控制線V_SCAN為高電平，閾值提取控制線V_COM和發(fā)光控制線V_EM都為低電平；在所述發(fā)光階段，掃描控制線V_SCAN和閾值提取控制線V_COM為低電平，發(fā)光控制線V_EM為高電平；其中，固定電平線V_ER上為一恒定電壓，其為零電平、負(fù)電平或者一小于所述發(fā)光器件OLED的閾值電壓的某一電平；所述數(shù)據(jù)顯示線V_DATA在初始化階段和閾值電壓提取階段均為一恒定的電壓V_REF，在數(shù)據(jù)寫(xiě)入階段為一包含顯示數(shù)據(jù)的電壓V_DATA。