[發明專利]一種基于雙柵晶體管的像素電路及其驅動方法

有效

• 申請號: 201610176182.7
• 申請日: 2016-03-24
• 公開（公告）號: CN105741779B
• 公開（公告）日: 2018-03-20
• 發明（設計）人: 張盛東;王翠翠
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: G09G3/3233
• 分類號: G09G3/3233
• 代理公司: 深圳鼎合誠知識產權代理有限公司44281
• 代理人: 郭燕,彭家恩

1.一種基于雙柵晶體管的像素電路，其特征在于，包括：

發光器件OLED，所述發光器件OLED的陽極連接于一內部節點B，發光器件OLED的陰極連接于一低電平線V_SS；

驅動晶體管T1，所述驅動晶體管T1為雙柵晶體管，用于驅動所述發光器件OLED發光；所述驅動晶體管T1的底柵極連接于一內部節點A，驅動晶體管T1的頂柵極連接于一內部節點C，驅動晶體管T1的源極連接于所述內部節點B；

開關晶體管T2，所述開關晶體管T2的柵極連接于閾值提取控制線V_COM，所述開關晶體管T2的漏極連接于驅動晶體管T1的漏極，開關晶體管T2的源極連接于所述內部節點C；

開關晶體管T3，所述開關晶體管T3的柵極連接于掃描控制線V_SCAN，開關晶體管T3的漏極連接于數據顯示線V_DATA，開關晶體管T3的源極連接于所述內部節點A；

開關晶體管T4，所述開關晶體管T4的柵極連接于所述掃描控制線V_SCAN，開關晶體管T4的漏極連接于一固定電平線V_ER，開關晶體管T4的源極連接于所述內部節點B；

開關晶體管T5，所述開關晶體管T5的柵極連接于發光控制線V_EM，開關晶體管T5的漏極連接于高電平線V_DD，開關晶體管T5的源極連接于驅動晶體管T1的漏極；

電容C1，其連接于所述內部節點A和B之間；

電容C2，其連接于所述內部節點B和C之間。

2.如權利要求1所述的基于雙柵晶體管的像素電路，其特征在于，所述開關晶體管T2～T5都為單柵晶體管；或者，所述開關晶體管T2～T5中至少一個開關晶體管為雙柵晶體管，當其中某一開關晶體管為雙柵晶體管時，此開關晶體管的頂柵極與底柵極被連接在一起作為柵極使用。

3.如權利要求1或2所述的基于雙柵晶體管的像素電路，其特征在于，所述掃描控制線V_SCAN、閾值提取控制線V_COM、發光控制線V_EM、數據顯示線V_DATA和固定電平線V_ER上的信號被配置如下：所述像素電路依次進入初始化階段、閾值電壓提取階段、數據寫入階段和發光階段；在所述初始化階段中，掃描控制線V_SCAN、閾值提取控制線V_COM和發光控制線V_EM都為高電平；在所述閾值電壓提取階段，掃描控制線V_SCAN和閾值提取控制線V_COM為高電平，發光控制線V_EM為低電平；在所述數據寫入階段，掃描控制線V_SCAN為高電平，閾值提取控制線V_COM和發光控制線V_EM都為低電平；在所述發光階段，掃描控制線V_SCAN和閾值提取控制線V_COM為低電平，發光控制線V_EM為高電平；其中，固定電平線V_ER上為一恒定電壓，其為零電平、負電平或者一小于所述發光器件OLED的閾值電壓的某一電平；所述數據顯示線V_DATA在初始化階段和閾值電壓提取階段均為一恒定的電壓V_REF，在數據寫入階段為一包含顯示數據的電壓V_DATA。