[發明專利]半導體裝置的制造方法有效
| 申請號： | 201610175016.5 | 申請日： | 2011-03-11 |
| 公開（公告）號： | CN105789321B | 公開（公告）日： | 2019-08-20 |
| 發明（設計）人： | 山崎舜平;鄉戶宏充 | 申請（專利權）人： | 株式會社半導體能源研究所 |
| 主分類號： | H01L29/786 | 分類號： | H01L29/786;H01L21/336;H01L21/28 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 吳晟;姜甜 |
| 地址： | 日本神奈*** | 國省代碼： | 日本;JP |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 裝置 制造 方法 | ||
1.一種半導體裝置，包括：
柵電極；
覆蓋所述柵電極的柵極絕緣膜；
包括包含銦、鎵和鋅的氧化物半導體的半導體膜，其中所述半導體膜的區域與所述柵電極重疊；
與所述半導體膜接觸的源電極及漏電極；
與所述半導體膜接觸并覆蓋所述源電極及所述漏電極的金屬氧化物膜；其中所述金屬氧化物膜包含鎵；以及
覆蓋所述金屬氧化物膜的絕緣膜，所述絕緣膜包含氧化硅，
其中所述金屬氧化物膜包含銦或鋅，
所述半導體膜的氫濃度小于或等于5×1019atoms/cm3，以及
所述源電極及所述漏電極包括功函數為3.9eV以上的導電材料。
2.一種半導體裝置，包括：
柵電極；
所述柵電極之上的柵極絕緣膜；
包括包含銦、鎵和鋅的氧化物半導體的半導體膜，其中所述半導體膜的區域與所述柵電極重疊；
與所述半導體膜接觸的源電極及漏電極；
與所述半導體膜接觸并與所述源電極及所述漏電極重疊的金屬氧化物膜；其中所述金屬氧化物膜包含鎵，
在所述金屬氧化物膜之上且與所述金屬氧化物膜接觸的絕緣膜，所述絕緣膜包含氧化硅；以及
在所述絕緣膜之上的導電膜，其中所述導電膜與所述半導體膜的區域重疊，
其中所述金屬氧化物膜包含銦或鋅，
所述半導體膜的氫濃度小于或等于5×1019atoms/cm3。
3.根據權利要求2所述的半導體裝置，其中所述金屬氧化物膜包括氧化鎵。
4.根據權利要求1或2所述的半導體裝置，其中所述金屬氧化物膜包括0.01原子百分比至5原子百分比的銦和鋅中的一種。
5.根據權利要求2所述的半導體裝置，其中所述源電極及所述漏電極包括功函數為3.9eV以上的導電材料。
6.根據權利要求1或2所述的半導體裝置，其中所述源電極及所述漏電極包括氮化鎢和氮化鈦中的一種。
7.根據權利要求1或2所述的半導體裝置，其中所述半導體膜的氫濃度小于或等于5×1018atoms/cm3。
8.根據權利要求1或5所述的半導體裝置，其中所述導電材料的功函數為5.0eV以下。
9.一種半導體裝置的制造方法，包括如下步驟：
在襯底之上形成柵電極；
形成覆蓋所述柵電極的柵極絕緣膜；
在所述柵電極之上形成包括包含銦、鎵和鋅的氧化物半導體的半導體膜,其中在所述柵電極與所述半導體膜之間插入所述柵極絕緣膜，其中所述半導體膜的區域與所述柵電極重疊；
在所述半導體膜之上形成源電極及漏電極；
形成覆蓋所述半導體膜、所述源電極及所述漏電極的金屬氧化物膜，其中所述金屬氧化物膜包含鎵；
形成覆蓋所述金屬氧化物膜的絕緣膜，所述絕緣膜包含氧化硅；以及
對所述半導體膜進行熱處理，
其中所述金屬氧化物膜包含銦或鋅，
所述半導體膜的氫濃度小于或等于5×1019atoms/cm3，
所述源電極及所述漏電極包括功函數為3.9eV以上的導電材料。
10.根據權利要求9所述的半導體裝置的制造方法，其中所述金屬氧化物膜包括0.01原子百分比至5原子百分比的銦和鋅中的一種。
11.根據權利要求9所述的半導體裝置的制造方法，其中在450℃以上且600℃以下進行所述熱處理。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于株式會社半導體能源研究所，未經株式會社半導體能源研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610175016.5/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
