[發明專利]一種基于硅通孔結構的金屬填充方法及硅通孔結構

在審

• 申請號: 201610170209.1
• 申請日: 2016-03-23
• 公開（公告）號: CN105679703A
• 公開（公告）日: 2016-06-15
• 發明（設計）人: 云世昌;焦斌斌;王桂磊;孔延梅;張樂民;俞利民;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 房德權

技術領域

本發明涉及三維集成電路技術領域，尤其涉及一種基于硅通孔結構的金屬 填充方法及硅通孔結構。

背景技術

目前，基于硅通孔(ThroughSiliconVias，TSV)互聯的三維集成技術是 半導體領域研究和發展的新方向。其中，三維集成電路由于采用三維堆疊的方 式，因此可以將微機電系統(MicroElectroMechanicalSystem，MEMS)、射頻模 塊、內存及處理器等模塊集成在一個系統內，大大地提高了系統的集成度，減 少封裝體尺寸和重量，增加封裝密度，使單位體積內容納最多組件，減小形狀 因子。并且，通過TSV實現層間的互聯通信，可以有效地縮短連線長度，從 而減小了互聯線的寄生電阻和電容，也就減小了時間常數信號延遲，提高了信 號傳輸速率，增加了帶寬。并且，由于功耗和互連線的長度有著直接的關系， 互連線越長功耗越大，互連線越短功耗越小，因此，三維集成電路的功耗相對 于普通二維集成電路要小得多。最后，三維集成電路的成本也比二維集成電路 低。

在基于TSV互聯的三維集成技術中，根據TSV制作工藝順序的不同，可 分為先通孔和后通孔兩種工藝方式。先通孔，是指先刻蝕通孔，再裝配到操作 晶圓上，然后減薄，即，在互補金屬氧化物半導體器件(ComplementaryMetal OxideSemiconductor，CMOS)或者后道互聯之前的設計階段介入。后通孔， 是指先將晶圓鍵合到另一個芯片或晶圓上，然后再刻蝕通孔，即，在后道互聯 或者鍵合之后的后期開始。其中，后通孔是實現CMOS與MEMS兼容的一種 重要的方式，特別是在硅-玻璃鍵合結構(SiliconOnGlass，SOG)上。

然而，在SOG結構器件的硅和玻璃界面由于過刻蝕會造成橫向鉆蝕，這 種效應叫刻痕效應(footing/notching)，由于刻痕效應的影響，刻蝕過程中會造 成硅結構的側壁與底部的損傷，從而將會對后續金屬的填充造成影響，一般情 況下，金屬材料都是采用化學氣相淀積方式淀積在TSV通孔側壁的表面，無 論是何種金屬填充，在側壁與底部損傷部分，都容易在金屬淀積過程中出現導 體斷層現象，進而在TSV導體與電路部分產生空隙，導致電路斷路，降低了 電路的可靠性。

發明內容

本發明通過提供一種基于硅通孔結構的金屬填充方法及硅通孔結構，解決 了現有技術中三維集成電路由于刻痕效應所帶來的電路斷路的技術問題。

本發明實施例提供了一種基于硅通孔結構的金屬填充方法，所述方法包 括：

當承載襯底和頂硅片鍵合后，在所述頂硅片上刻蝕硅通孔；

向所述硅通孔內順次淀積絕緣層和阻擋層；

在所述阻擋層的表面利用原子層淀積方式淀積金屬種子層；

在所述金屬種子層的表面淀積金屬導體層。

優選的，在所述頂硅片上刻蝕硅通孔之前，所述方法還包括：

在所述承載襯底的表面制作底層電路；

在所述承載襯底上所述底層電路所在的一面淀積氧化層，并在所述氧化層 上刻蝕氧化層通孔；

將所述承載襯底通過所述氧化層所在的一面與所述頂硅片鍵合。

優選的，在所述將所述承載襯底通過所述氧化層所在的一面與所述頂硅片 鍵合之后，所述方法還包括：

對所述頂硅片進行減薄。

優選的，所述在所述頂硅片上刻蝕硅通孔，包括：

在所述頂硅片上利用干法刻蝕方式刻蝕所述硅通孔。

優選的，所述在所述金屬種子層的表面淀積金屬導體層，包括：

在所述金屬種子層的表面利用化學氣相淀積方式淀積金屬導體層。

優選的，通過等離子體化學氣相淀積方式向所述硅通孔內淀積絕緣層。

基于同一發明構思，本發明實施例還提供一種硅通孔結構，包括：

承載襯底；

底層電路，所述底層電路位于所述承載襯底的表面；

氧化層，所述氧化層覆蓋于所述承載襯底上所述底層電路所在的一面，所 述氧化層上刻蝕有氧化層通孔；

頂硅片，所述頂硅片鍵合于所述承載襯底上所述氧化層所在的一面，所述 頂硅片上刻蝕有硅通孔，所述硅通孔位于所述氧化層通孔的正上方；

絕緣層，所述絕緣層淀積在所述硅通孔的內表面、所述硅通孔內的所述氧 化層的表面，以及所述氧化層通孔的內表面；

阻擋層，所述阻擋層淀積在所述絕緣層的表面；