[發明專利]AVSS管腳及VSS管腳的開路測試方法

有效

• 申請號: 201610169575.5
• 申請日: 2016-03-23
• 公開（公告）號: CN105699880B
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 馮明亮
• 申請（專利權）人: 瑞薩集成電路設計(北京)有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/02
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王濤

本發明公開了一種AVSS管腳及VSS管腳的開路測試方法，其中，AVSS管腳的開路測試方法包括：在芯片的AVSS系管腳中，選取一個管腳作為測試管腳，其中，AVSS系管腳是芯片的所有管腳中使用模擬電源進行供電的管腳；對AVSS系管腳中的其余管腳印加電流，并測量測試管腳的電壓；將測試管腳的電壓值與預先得到的AVSS管腳未開路情況下的測試管腳電壓值進行比較；如果測試管腳的電壓值高于AVSS管腳未開路情況下的測試管腳電壓值，則確定AVSS管腳開路；其中，芯片的AVSS與VSS管腳通過引線框架短接。本發明對VSS與AVSS管腳通過引線框架短接的芯片，能夠判斷出AVSS或VSS管腳是否開路，且測試時間較短。

技術領域

本發明涉及芯片管腳開路測試技術領域，尤其涉及一種AVSS管腳及VSS管腳的開路測試方法。

背景技術

芯片在封裝過程中，為了節省芯片的管腳數，會把相似功能的管腳在芯片內部短接，封裝成一個管腳。比較常見的就是數字地(VSS)和模擬地(AVSS)通過引線框架短接，封裝后的產品只有一個地管腳。這種通過引線框架短接的方法叫做Irland bonding，其原理圖如圖1所示，圖1圈內所示即為通過引線框架短接VSS和AVSS。

開短路測試(Open Short Test，即O/S測試)，又稱導通測試(Continuity Test)或接觸測試(Contact Test)，能夠非常快速地發現芯片的各個引腳間是否有短路，以及在芯片封裝時是否綁定失效(missing bond wires)；還能發現測試時接觸是否良好，探針卡或測試座是否有問題。開短路測試通常在測試程序的最前面執行。

O/S測試分為open_short_to_VDD測試和open_short_to_VSS測試。一般來說芯片的每個引腳都設有保護電路(或稱為泄放電路)，如圖2所示，該保護電路是兩個首尾相接的二極管，一端接VDD，一端接VSS，信號從兩個二極管的接點進來。進行open_short_to_VDD測試時，先把芯片的VDD和VSS引腳接0伏(或接地)，再給每個芯片引腳供給一個從芯片到測試機(即PMU，Precision Measurement Unit，精密測量單元)的-100μA電流，然后測所需要測試的引腳的電壓。引腳電壓的正常值應該是一個二極管的偏差電壓-0.7伏左右，一般設正常區間的上限為-1.5伏，下限為-0.2伏。如果測得的引腳電壓小于-1.5伏，則判斷為開路錯誤(open fail)，如果測得的引腳電壓大于-0.2伏，則判斷為短路錯誤(short fail)。open_short_to_VSS測試的原理基本相同，不再贅述。

但是，上述O/S測試對特殊封裝形式的產品是無法進行測試的，例如，AVSS和VSS通過引線框架封裝的產品。在實際生產過程中，一旦出現AVSS管腳開路的情況，會造成模擬系地點位浮動，從而影響芯片性能。

發明內容

本發明提供了一種AVSS管腳及VSS管腳的開路測試方法，以至少解決現有的開短路測試方法對于VSS管腳和AVSS管腳通過引線框架短接封裝的產品，不能判斷出地管腳是否開路的問題。

根據本發明的一個方面，提供了一種AVSS管腳的開路測試方法，包括：在芯片的AVSS系管腳中，選取一個管腳作為測試管腳，其中，所述AVSS系管腳是所述芯片的所有管腳中使用模擬電源進行供電的管腳；對所述AVSS系管腳中的其余管腳印加電流，并測量所述測試管腳的電壓；將所述測試管腳的電壓值與預先得到的AVSS管腳未開路情況下的測試管腳電壓值進行比較；如果所述測試管腳的電壓值高于所述AVSS管腳未開路情況下的測試管腳電壓值，則確定所述AVSS管腳開路；其中，所述芯片的所述AVSS管腳與VSS管腳通過引線框架短接。

在一個實施例中，所述電流通過與所述芯片連接的測試機印加。

在一個實施例中，所述電流的大小按照所述芯片的額定電流值進行設定。