[發明專利]一種基于描述符的BLVDS總線數據傳送裝置及其方法

有效

• 申請號: 201610168563.0
• 申請日: 2016-03-23
• 公開（公告）號: CN105635005A
• 公開（公告）日: 2016-06-01
• 發明（設計）人: 李偉;黃作兵;趙永;黃蕾
• 申請（專利權）人: 南京國電南自美卓控制系統有限公司
• 主分類號: H04L25/02
• 分類號: H04L25/02
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 姚蘭蘭;董建林

技術領域

本發明涉及一種基于描述符的BLVDS總線數據傳送裝置及其方 法，屬于通信技術領域。

背景技術

目前，解決丟失數據幀問題有兩種方案，通過FIFO方式緩存數 據，以及通過乒乓原理的雙RAM緩存數據。FIFO緩存數據只能緩 存接收到的數據，而不能實現斷幀功能，造成多幀數據存在一起的現 象。乒乓原理的雙RAM緩存方案，可以在一定程度上解決丟幀問題， 但在數據通信速率過快時，也可能丟幀。

BLVDS(總線型低電壓差分信號)總線具備250mV的低電壓差 分信號以及快速的過渡時間，其抗干擾特性與數據高速傳輸特點，使 其在多點電纜以及背板有廣泛的應用。在BLVDS總線進行數據通信 的過程中，往往由于CPU處理數據速度不夠快，從而導致不能及時 處理總線上的數據，造成數據幀的丟失。描述符是32位的寄存器， 包括數據幀長度，幀狀態，幀存儲地址等信息。

名詞解釋如下：

FPGA：現場可編程門陣列

BLVDS(buslowvoltagedifferentialsignaling)總線型低壓差分信 號，其專門用于實現多點電纜或背板應用，BLVDS具備大約250mV 的低壓差分信號以及快速的過渡時間。

RAM：隨機存取存儲器(randomaccessmemory，RAM)又稱作 “隨機存儲器”，它可以隨時讀寫，而且速度很快，通常作為操作系 統或其他正在運行中的程序的臨時數據存儲媒介。

GPMC：通用內存管理。TI公司的用于與其他設備進行數據交互 的總線。

發明內容

針對現有技術存在的不足，本發明目的是提供一種基于描述符的 BLVDS總線數據傳送裝置及其方法，在以BLVDS總線進行數據通信 的基礎上，通過增加多個描述符寄存器，可以緩存多幀數據，從而保 證設備正常通信，解決丟幀問題。

為了實現上述目的，本發明是通過如下的技術方案來實現：

本發明的一種基于描述符的BLVDS總線數據傳送裝置，包括多 個板卡，每個所述板卡上設有CPU、通過GPMC接口與CPU進行數 據交互的FPGA芯片和通過BLVDS總線與FPGA芯片進行通信的匹 配電阻；所述FPGA芯片包括用于將BLVDS總線信號轉換為數字信 號并傳遞到數據接收模塊的BLVDS編解碼模塊、用于處理報文幀實 現報文CRC校驗及斷幀功能的數據收發模塊、分別與數據收發模塊 進行通信的RAM以及多個接收描述符寄存器/發送描述符寄存器。

上述接收描述符寄存器采用的是32位寄存器，其中，1-16位為 RAM接收地址位，17-27位為數據幀長度位，28位為接收狀態位， 29位為CRC校驗狀態位，30位為清除控制位，31-32位為保留位； 上述發送描述符寄存器采用的也是32位寄存器，其中，1-16位為RAM 接收地址位，17-27位為數據幀長度位，28位為發送狀態位，29位為 清除控制位，30-32位為保留位。

具體采用的是八個接收描述符寄存器和八個發送描述符寄存器。

上述BLVDS總線數據傳送裝置的傳送方法，包括以下步驟：

在接收數據過程中，將接收到的數據幀存入到所述接收描述符寄 存器前16位設定的RAM接收地址中，斷幀后，將所述接收描述符 寄存器第28位置1，表示接收到一幀數據；然后，進行CRC校驗， 如果CRC校驗正確，將所述接收描述符寄存器第29位置1，否則置 0；并將數據幀長度存入到接收描述符寄存器27-17位中；

如果上述步驟完成一幀數據接收工作，等到下一幀數據來到時， 將對下一接收描述符寄存器進行設置，如此循環，直到查詢最后一個 接收描述符寄存器；如果所述接收描述符寄存器第28位是1，則根 據接收描述符寄存器中幀長度、CRC狀態以及幀存儲地址，取出幀 數據，然后向所述接收描述符寄存器第30位寫入1，清除所述接收 描述符寄存器接收狀態位為0；

在發送數據過程中，將要發送的報文幀存入到發送描述符寄存器 所設置的RAM地址中，同時設置所述發送描述符寄存器第28位發 送狀態為1，并設置27-17位數據幀長度；FPGA內部的數據收發模 塊，時刻查詢發送描述符寄存器發送狀態是否為1，若為1，則根據 RAM地址，以及發送數據幀長度，將發送數據發送至所述BLVDS 編解碼模塊，由所述BLVDS編解碼模塊將數據幀發送到BLVDS總 線上。