[發明專利]射頻前端芯片集成模塊和射頻前端芯片集成方法

在審

• 申請號: 201610168211.5
• 申請日: 2016-03-23
• 公開（公告）號: CN105789163A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 陳高鵬;趙冬末;陳俊;張德林
• 申請（專利權）人: 宜確半導體（蘇州）有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/66;H01L25/07;H01L51/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮

1.一種射頻前端芯片集成模塊，應用于射頻前端集成電路，其特征在于， 包括：

至少一個用于放大射頻功率的第一管芯，所述第一管芯表面設置有第一 管芯結合部；

至少一個第二管芯，所述第二管芯為射頻開關管芯、控制器管芯或輸出 匹配網絡管芯中的至少一個，所述第二管芯表面至少設置有與所述第一管芯 結合部相對且電氣互連的第二管芯結合部。

2.根據權利要求1所述的射頻前端芯片集成模塊，其特征在于，所述第 一管芯結合部為凸出于所述第一管芯表面的凸點。

3.根據權利要求2所述的射頻前端芯片集成模塊，其特征在于，所述凸 點為銅凸柱或者錫球。

4.根據權利要求1所述的射頻前端芯片集成模塊，其特征在于，所述第 二管芯結合部為位于所述第二管芯表面上的焊盤。

5.根據權利要求1-4任意一項所述的射頻前端芯片集成模塊，其特征在 于，所述第一管芯為采用GaAs工藝制作而成的GaAs管芯，所述第一管芯結 合部為GaAs管芯結合部。

6.根據權利要求1-4任意一項所述的射頻前端芯片集成模塊，其特征在 于，所述第二管芯為采用SOI工藝制作而成的SOI管芯，所述第二管芯結合 部為SOI管芯結合部。

7.根據權利要求1-4任意一項所述的射頻前端芯片集成模塊，其特征在 于，所述第二管芯為采用CMOS工藝制作而成的CMOS管芯，所述第二管芯 結合部為CMOS管芯結合部。

8.根據權利要求1所述的射頻前端芯片集成模塊，其特征在于，還包括 封裝基板，所述第二管芯貼裝在所述封裝基板上。

9.根據權利要求8所述的射頻前端芯片集成模塊，其特征在于，所述第 二管芯結合部為焊盤，所述封裝基板上設置有封裝基板焊盤，所述第二管芯 上的焊盤通過鍵合引線連接到所述封裝基板焊盤上。

10.根據權利要求8所述的射頻前端芯片集成模塊，其特征在于，所述 第二管芯結合部為焊盤，所述封裝基板上設置有與所述第二管芯結合部相對 的封裝基板焊盤，所述第二管芯上的焊盤通過銅凸柱或錫球連接到所述封裝 基板焊盤上。

11.根據權利要求1所述的射頻前端芯片集成模塊，其特征在于，所述 第二管芯中還包括多個晶圓通孔，所述晶圓通孔用于將所述第二管芯頂層電 路與所述第二管芯的底層電路連接。

12.一種射頻前端芯片集成方法，其特征在于，包括以下步驟：

提供第一管芯和第二管芯，所述第一管芯表面設置有第一管芯結合部； 所述第二管芯表面至少設置有與所述第一管芯結合部相對的第二管芯結合 部；其中，所述第一管芯為用于放大射頻功率的管芯，所述第二管芯為射頻 開關管芯、控制器管芯或輸出匹配網絡管芯中的至少一個；

將所述第一管芯結合部與所述第二管芯結合部電氣連接。