[發明專利]用于單端信號均衡的裝置和方法

有效

• 申請號: 201610160111.8
• 申請日: 2016-03-21
• 公開（公告）號: CN107220193B
• 公開（公告）日: 2019-06-11
• 發明（設計）人: 謝毅;劉海齊
• 申請（專利權）人: 綜合器件技術公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 郭思宇

1.一種用于單端信號均衡的裝置，包括：

求和電路，被配置為(i)接收在耦合到存儲器通道的數據總線的單端線路上攜帶的輸入值的序列，及(ii)通過從輸入值的所述序列的當前輸入值中減去均衡值來修改所述輸入值；

限幅器電路，被配置為(i)從所述求和電路接收所述輸入值，(ii)將輸入值的所述序列的前一輸入值限幅，以生成前一輸出值，(iii)將所述當前輸入值限幅，以生成當前輸出值，及(iv)在差分線路上呈現所述當前輸出值，其中在輸入值的所述序列中所述前一輸入值在所述當前輸入值的前面；

解碼器電路，被配置為(i)接收多個可編程權重系數，所述多個可編程權重系數由所述數據總線的所述單端線路的通道特性確定，及(ii)通過所述前一輸入值和所述可編程權重系數的組合的解碼生成多個反饋值，其中所述解碼器電路還包括乘法電路，該乘法電路被配置為用所述可編程權重系數的值乘以所述前一輸出值，以生成所述反饋值中的電壓值；以及

放大器電路，被配置為響應于所述反饋值中的所述電壓值生成所述均衡值作為生成的電流值，其中所述均衡值適于減小在所述當前輸入值中由所述前一輸入值造成的符號間干擾。

2.如權利要求1所述的裝置，其中所述解碼器電路包括單抽頭決定反饋均衡器電路。

3.如權利要求1所述的裝置，其中所述限幅器電路包括差分放大器，該差分放大器接收在第一晶體管的第一柵極處的輸入值的所述序列和在第二晶體管的第二柵極處的參考電壓。

4.如權利要求1所述的裝置，其中(i)所述反饋值當中每一個由具有正分量和負分量的相應差分信號攜帶并且(ii)所述放大器電路包括(a)并聯連接到所述限幅器電路的第一晶體管并且由所述反饋值的所述正分量控制的第一多個晶體管和(b)并聯連接到所述限幅器電路的第二晶體管并且由所述反饋值的所述負分量控制的第二多個晶體管。

5.如權利要求1所述的裝置，其中通過所述放大器電路、所述求和電路和所述限幅器電路的延遲是至多100微微秒。

6.如權利要求1所述的裝置，還包括延遲電路，該延遲電路被配置為將所述前一輸出值延遲一個時鐘周期。

7.如權利要求1所述的裝置，其中所述數據總線是雙數據率存儲器模塊的地址/命令總線。

8.如權利要求7所述的裝置，其中所述雙數據率存儲器模塊包括雙數據率第四代雙列直插存儲器模塊。

9.如權利要求1所述的裝置，其中所述裝置實現寄存時鐘驅動器電路。

10.如權利要求9所述的裝置，其中所述寄存時鐘驅動器電路是至少與雙數據率第四代兼容的。

11.如權利要求1所述的裝置，其中所述存儲器通道包括多個動態隨機存取存儲器芯片。

12.一種用于單端信號均衡的方法，包括步驟：

在電路上接收在連接到存儲器通道和存儲器控制器之間的數據總線的單端線路上攜帶的輸入值的序列；

通過從輸入值的所述序列的當前輸入值中減去均衡值來修改所述輸入值；

將輸入值的所述序列的前一輸入值限幅，以生成前一輸出值；

將所述當前輸入值限幅，以生成當前輸出值，其中在輸入值的所述序列中所述前一輸入值在所述當前輸入值前面；

在差分線路上呈現所述當前輸出值；

接收多個可編程權重系數，所述多個可編程權重系數由所述數據總線的所述單端線路的通道特性確定；

通過用所述可編程權重系數的值乘以所述前一輸出值來對所述前一輸入值和所述可編程權重系數的組合解碼而生成多個反饋值中的電壓值；以及

響應于所述反饋值中的所述電壓值生成所述均衡值作為生成的電流值，其中所述均衡值適于減小在所述當前輸入值中由所述前一輸入值引起的符號間干擾。