[發明專利]一種基于憶阻器的多進制加法運算電路

有效

• 申請號: 201610160051.X
• 申請日: 2016-03-21
• 公開（公告）號: CN105739944B
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 李祎;王卓睿;周亞雄;繆向水
• 申請（專利權）人: 華中科技大學
• 主分類號: G06F7/50
• 分類號: G06F7/50;G06F7/502
• 代理公司: 武漢東喻專利代理事務所(普通合伙) 42224
• 代理人: 宋業斌

1.一種基于憶阻器的三進制加法運算電路，其特征在于，包括第一憶阻器(30)、第二憶阻器(31)、第三憶阻器(32)、第一右旋邏輯門(34)、第二右旋邏輯門(36)、第一電壓轉換器(35)和第二電壓轉換器(37)；

所述第一右旋邏輯門(34)的輸入端作為所述三進制加法運算電路的輸入端(33)，所述第一右旋邏輯門(34)、所述第一電壓轉換器(35)、所述第二右旋邏輯門(36)和所述第二電壓轉換器(37)依次連接，所述第一憶阻器(30)的一端、所述第二憶阻器(31)的一端和所述第三憶阻器(32)的一端連接后作為所述三進制加法運算電路的輸出端(38)，所述第一憶阻器(30)的另一端連接至所述第一右旋邏輯門(34)的輸入端，所述第二憶阻器(31)的另一端連接至所述第一電壓轉換器(35)與所述第二右旋邏輯門(36)的連接端；所述第三憶阻器(32)的另一端連接至所述第二電壓轉換器(37)的輸出端；

所述第一憶阻器(30)、所述第二憶阻器(31)和所述第三憶阻器(32)均具備三個電阻狀態：高阻態、低阻態和更低阻態。

2.如權利要求1所述的三進制加法運算電路，其特征在于，所述第一憶阻器(30)、所述第二憶阻器(31)和所述第三憶阻器(32)中的每一個憶阻器均具有4個閾值轉變電壓脈沖：正向第一閾值轉變電壓脈沖+V_th1(51)，正向第二閾值轉變電壓脈沖+V_th2(52)，負向第一閾值轉變電壓脈沖-V_th1(49)和負向第二閾值轉變電壓脈沖-V_th2(48)。

3.如權利要求2所述的三進制加法運算電路，其特征在于，當在憶阻器兩端施加正向第二閾值轉變電壓脈沖+V_th2(52)時，使得憶阻器的阻值從高阻態(H)轉換為更低阻態(B)；

當在憶阻器兩端施加負向第二閾值轉變電壓脈沖-V_th2(48)時，使得憶阻器的阻值從更低阻態(B)轉換為高阻態(H)；

當在憶阻器兩端施加正向第一閾值轉變電壓脈沖+V_th1(51)時，使得憶阻器的阻值從高阻態(H)轉換為低阻態(L)，且不能從低阻態(L)轉換為更低阻態(B)；

當在憶阻器兩端施加負向第一閾值轉變電壓脈沖-V_th1(49)時，使得憶阻器的阻值從更低阻態(B)轉換為低阻態(L)，且不能從低阻態(L)轉換為高阻態(H)。

4.如權利要求1-3任一項所述的三進制加法運算電路，其特征在于，所述第一右旋邏輯門(34)和第二右旋邏輯門(36)的結構相同，均包括串聯連接的第四憶阻器(41)和第五憶阻器(43)；

所述第四憶阻器(41)上電極引出端口(40)，第四憶阻器(41)下電極引出端口和第五憶阻器(43)上電極引出端口相連構成一個引出端口(42)，第五憶阻器(43)下電極引出端口(44)。

5.如權利要求4所述的三進制加法運算電路，其特征在于，所述第一憶阻器(30)、所述第二憶阻器(31)、所述第三憶阻器(32)、所述第四憶阻器(41)和所述第五憶阻器(43)結構相同，包括上電極(10)、下電極(11)和功能層(12)；所述功能層(12)的材料選用能隨外界信號激勵發生量子化電導轉變特性的材料，且所述功能層(12)的材料內部會有量子導電絲(13)形成。