[發(fā)明專利]一種器件速度參數(shù)的測試方法及系統(tǒng)在審
| 申請?zhí)枺?/td> | 201610158234.8 | 申請日： | 2016-03-18 |
| 公開（公告）號： | CN107202949A | 公開（公告）日： | 2017-09-26 |
| 發(fā)明（設(shè)計）人： | 呂佳 | 申請（專利權(quán)）人： | 聯(lián)芯科技有限公司;大唐半導(dǎo)體設(shè)計有限公司 |
| 主分類號： | G01R31/28 | 分類號： | G01R31/28 |
| 代理公司： | 上海晨皓知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)31260 | 代理人： | 成麗杰 |
| 地址： | 200233 上海*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 器件 速度 參數(shù) 測試 方法 系統(tǒng) | ||
1.一種器件速度參數(shù)的測試方法，其特征在于，包含以下步驟：
將至少一預(yù)設(shè)的用于獲取信號頻率值的測試電路結(jié)構(gòu)設(shè)置在芯片電路中；
在所述測試電路結(jié)構(gòu)的信號輸入端輸入預(yù)設(shè)的測試信號；
獲取所述測試電路結(jié)構(gòu)信號輸出端的信號頻率值；
根據(jù)所述信號頻率值獲取芯片器件速度參數(shù)。
2.根據(jù)權(quán)利要求1所述的器件速度參數(shù)的測試方法，其特征在于，所述預(yù)設(shè)的測試電路結(jié)構(gòu)為環(huán)形振蕩器。
3.根據(jù)權(quán)利要求2所述的器件速度參數(shù)的測試方法，其特征在于，所述環(huán)形振蕩器由N個反相器和1個與非門組成；其中，N為偶數(shù)；
所述與非門的第一信號輸入端為所述測試電路結(jié)構(gòu)的信號輸入端；
所述與非門的信號輸出端連接第一反相器的信號輸入端，所述第一反相器的信號輸出端作為所述環(huán)形振蕩器的信號輸出端；
剩余的N-1個反相器串行連接在所述與非門的第二信號輸入端與所述第一反相器的信號輸入端之間。
4.根據(jù)權(quán)利要求1所述的器件速度參數(shù)的測試方法，其特征在于，所述芯片電路中設(shè)有多個環(huán)形振蕩器，所述多個環(huán)形振蕩器分別設(shè)置在所述芯片電路的空閑位置。
5.根據(jù)權(quán)利要求4所述的器件速度參數(shù)的測試方法，其特征在于，所述芯片電路中設(shè)有4個環(huán)形振蕩器，所述4個環(huán)形振蕩器分別設(shè)置在所述芯片電路的四個頂角中。
6.根據(jù)權(quán)利要求1所述的器件速度參數(shù)的測試方法，其特征在于，在 根據(jù)所述信號頻率值獲取芯片器件速度參數(shù)的步驟之后，還包含以下步驟：
獲取所述芯片電路在晶片允收測試WAT中的測試參數(shù)；其中，所述測試參數(shù)至少包含用于檢測金屬氧化物半導(dǎo)體MOS器件的特征參數(shù)；
根據(jù)所述MOS器件的特征參數(shù)獲取所述芯片電路的器件速度參考參數(shù)；
檢測所述芯片器件速度參數(shù)與所述器件速度參考參數(shù)的差值是否處于預(yù)設(shè)的參數(shù)區(qū)間內(nèi)；
若不處于所述預(yù)設(shè)的參數(shù)區(qū)間內(nèi)，則判定所述芯片電路存在異常。
7.一種器件速度參數(shù)的測試系統(tǒng)，其特征在于，包含：用于獲取信號頻率值的測試電路結(jié)構(gòu)、芯片電路、測試信號輸入模塊、信號頻率獲取模塊以及芯片器件速度獲取模塊；
所述測試電路結(jié)構(gòu)設(shè)置在所述芯片電路中；
所述測試信號輸入模塊用于將預(yù)設(shè)的測試信號輸入至所述預(yù)設(shè)測試電路結(jié)構(gòu)的信號輸入端；
所述信號頻率獲取模塊用于獲取所述預(yù)設(shè)測試電路結(jié)構(gòu)信號輸出端的信號頻率值；
所述芯片器件速度獲取模塊用于根據(jù)所述信號頻率值獲取芯片器件速度參數(shù)。
8.根據(jù)權(quán)利要求7所述的一種器件速度參數(shù)的測試系統(tǒng)，其特征在于，所述預(yù)設(shè)的測試電路結(jié)構(gòu)為環(huán)形振蕩器。
9.根據(jù)權(quán)利要求8所述的一種器件速度參數(shù)的測試系統(tǒng)，所述器件速度參數(shù)的測試系統(tǒng)包含有多個環(huán)形振蕩器；
所述多個環(huán)形振蕩器均設(shè)置在所述芯片電路中，且所述多個環(huán)形振蕩器分別設(shè)置在所述芯片電路的空閑位置。
10.根據(jù)權(quán)利要求9所述的一種器件速度參數(shù)的測試系統(tǒng)，所述器件速度參數(shù)的測試系統(tǒng)包含有4個環(huán)形振蕩器，所述4個環(huán)形振蕩器分別設(shè)置在所述芯片電路的四個頂角中。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于聯(lián)芯科技有限公司;大唐半導(dǎo)體設(shè)計有限公司，未經(jīng)聯(lián)芯科技有限公司;大唐半導(dǎo)體設(shè)計有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610158234.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
