[發明專利]一種支持大規模三維集成電路的熱仿真和熱設計方法

有效

• 申請號: 201610151305.1
• 申請日: 2016-03-16
• 公開（公告）號: CN105760624B
• 公開（公告）日: 2018-12-07
• 發明（設計）人: 王瑋;皮宇丹;王寧宇;陳兢;金玉豐
• 申請（專利權）人: 北京大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 邱曉鋒

本發明涉及一種支持大規模三維集成電路的熱仿真和熱設計方法。首先對輸入的三維集成電路區塊參數文件進行解析，得到三維集成電路區塊位置、區塊形狀和尺寸、區塊材料對應的熱導率、區塊包含的功率大小；然后調用有限元仿真工具建立三維集成電路熱模型，并進行網格劃分和求解器設置；然后進行仿真計算，計算結束后導出三維集成電路熱分析結果。進而，利用熱仿真結果對三維集成電路進行熱評估，計算平面內溫度方差，平面內最高溫度、最低溫度、平均溫度圖，以及平面間溫度梯度；然后利用分析得出的結論指導三維電路布圖、布局和布線。本發明能夠在現有計算機硬件計算能力條件下，進行高效的三維集成電路的熱仿真和熱設計。

技術領域

本發明涉及電子信息技術和微電子領域，具體為一種大規模三維集成電路的熱仿真和熱設計方法，能夠對大規模的三維集成電路，利用有限元仿真工具和數值計算工具進行自動化的熱仿真和評估。

背景技術

目前，隨著電子信息技術的發展和集成電路設計、制造水平的進步，電路功能日益復雜，規模日益龐大，微處理器和IC實現了穩步的前進，展現出不斷提升的性能和可靠性。這一發展軌跡由半導體制造工藝的成熟所驅動，并受晶體管持續的等比例縮小這一發展趨勢支持。但是晶體管持續的等比例縮小導致互連(電路有源器件之間的連接)的延遲、噪聲和功率方面的設計目標更加苛刻，一些電路層面設計方法如多層面互聯架構、變線寬、屏蔽等，和架構層次的互聯方案都難以同時在可靠性、設計復雜度等方面令人滿意。三維集成電路成為一種在IC各器件或者功能模塊間實現通信的解決方案。利用第三個維度來實現立體集成，可以讓集成電路上的最長的互連長度大大縮減，可以在不減少帶寬的同時極大地改善現代集成電路的互連性能。

在三維集成電路設計中一個需要考慮的基本問題是熱效應，電路的功耗有望隨著互連長度的顯著縮短而下降，但與平面二維集成電路相比，單位面積上的器件數量更多，功率密度會大大增大。隨著封裝密度的顯著提升、功率密度的增大，與封裝散熱器不相鄰的平面的溫度也將上升，三維集成電路各平面間劇變的熱梯度將會造成性能的下降或者損耗的加速。此外，三維系統內的峰值溫度可能會超過目前封裝技術所能保證的熱極限，因此保證低工作維度是三維集成電路的一個首要設計目標。制定一個有效的熱管理戰略需要兩個關鍵元素：一是熱模型，用來描述電路的熱行為；二是設計技術，用于減小三維疊層平面間熱梯度，并將工作溫度維持在可接受范圍內。對熱學模型的主要要求包括高精度和低運算量，對熱設計技術的要求是在可接受的計算時間內對電路的熱分布情況進行準確評估。

一個三維系統是由熱性質有顯著差異的不同材料組成，包括半導體、金屬、電介質和可能用于平面間鍵合的聚合物材料，為了描述系統空間內的熱傳導過程，并確定穩態條件下系統內的溫度T，應求解式中k為熱導率，Q為產生的熱量。在集成電路中，熱量由相當于熱源的晶體管及器件和互連的子熱效應產生，這些效應會顯著提高電路溫度。在三維集成電路設計流程的不同階段，如綜合、布圖規劃、布局、布線等，均會對電路溫度和三維電路平面間熱梯度產生影響，對于每個設計(候選解)，需要在整個系統空間內求解上述方程，而這所要求的建模時間和計算時間難以令人接受。為了化解這一問題，人們采用分析傳熱現象的標準方法如有限差分、有限元和邊界元方法，來評估三維集成電路的溫度，盡管如此，三維集成電路的熱設計還停留在依靠簡化模型進行數值計算，即依靠將三維集成電路等效為一定結構的熱阻網絡，然后對熱源和熱阻網絡進行計算來評估電路溫升和溫度分布。這種簡化計算相對于標準計算方法如有限元方法由于抽象化程度高、等效過程多、人為引入的經驗化參數多，其誤差難以估計，距離真實芯片有很大差距。例如電路溫度分布的仿真精度受限于熱阻網絡的劃分精度，而不能按需要任意提取電路溫度分布情況。