[發明專利]橫向擴散場效應晶體管及其制造方法

有效

• 申請號: 201610148112.0
• 申請日: 2016-03-16
• 公開（公告）號: CN105789311B
• 公開（公告）日: 2019-10-11
• 發明（設計）人: 錢文生
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種橫向擴散場效應晶體管，包括：在第一導電類型摻雜的漂移區中形成有第二導電類型摻雜的埋層，埋層分成具有不同濃度和不同深度的多個埋層段；各相鄰兩個埋層段在縱向上相互錯位，使溝道區和漂移區之間的JFET效應降低，用以提高器件導通時漂移區的電流導通區域；最靠近溝道區的埋層段的摻雜濃度大于其它埋層段的摻雜濃度，且最靠近溝道區的埋層段的摻雜濃度使溝道區側面附件漂移區能在漏端電壓的初始階段被充分耗盡。本發明還公開了一種橫向擴散場效應晶體管的制造方法。本發明能防止低電壓擊穿、提高擊穿電壓，能增加漏電流的導通區域、降低器件的導通電阻。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種橫向擴散場效應晶體管；本發明還涉及一種橫向擴散場效應晶體管的制造方法。

背景技術

超高壓橫向擴散場效應晶體管(LDMOS)通常在漂移區中插入與漂移區導電類型相反的埋層，埋層可以幫助漂移區耗盡，這樣可以適當提高漂移區濃度，還可保證超高壓LDMOS的擊穿電壓。

如圖1所示，是現有橫向擴散場效應晶體管的結構示意圖；以N型LDMOS為例，現有LDMOS包括：

漂移區102，由形成于P型半導體襯底如硅襯底101中的深N阱組成。

在深N阱102的表面形成有場氧103，場氧103能為淺溝槽場氧(STI)或者局部場氧(LOCOS)。

溝道區104，由形成于所述半導體襯底101的深N阱102中P阱組成。

形成于所述半導體襯底101上方的多晶硅柵106，所述多晶硅柵106和所述半導體襯底101表面隔離有柵介質層，在橫向上所述多晶硅柵106從所述溝道區104上方延伸到所述漂移區102的場氧103上方，被所述多晶硅柵106覆蓋的所述溝道區104表面用于形成溝道；所述多晶硅柵106的第一側面位于所述溝道區104上方、第二側面位于所述漂移區102上方。

N+區組成的源區107和漏區108，所述源區108形成于所述溝道區104中并和所述多晶硅柵106的第一側面自對準，所述漏區108形成于所述漂移區102中。

P+區組成的溝道引出區109，所述溝道引出區109形成于所述溝道區104中并用于將所述溝道區104引出，所述溝道引出區109和所述源區107橫向接觸。

在漏區108側的場氧103的表面形成有多晶硅場板106a。漏區108和多晶硅場板106a都通過接觸孔111連接到由正面金屬層112形成的漏極；正面金屬層112還形成有柵極、源極和襯底電極。柵極通過接觸孔111和多晶硅柵106接觸；源極通過接觸孔111和源區107和溝道引出區109連接；襯底引出電極通過接觸孔111和P+區110 連接，P+區110形成于深N阱102外的半導體襯底101的表面。

在漂移區102中形成有P型摻雜的埋層(PTOP)105，埋層105可以幫助漂移區102耗盡，這樣可以適當提高漂移區105濃度，還可保證超高壓LDMOS的擊穿電壓。

圖1所示的現有結構中，由于漂移區102和溝道區104形成的JFET效應，LDMOS導通時，漏端電流很難通過埋層105以下的漂移區102到達源端，大多數漏電流都走埋層105上面的漂移區即圖1中虛線框114所示區域的漂移區，這樣就減小了電流通道，實際上抑制了電流的提高。

現有漂移區的埋層105通常采用單一的高能量離子注入完成制作，埋層105的橫向雜質分布是均勻的。也即位于溝道區104底部的埋層105和其它區域的埋層105是同時形成且摻雜濃度相同，這樣容易造成在漏端即漏極端加電壓的初始階段，溝道區104和埋層105之間的漂移區102即虛線框103所示區域的漂移區102不易被完全耗盡，這樣使得在漏端加電壓的初始階段就容易使該區域產生擊穿，擊穿如標記103a所示，所以現有結構容易形成低電壓擊穿，也即在比工作電壓低很多的初始階段如在工作電壓的十分之一以下就發生擊穿。