[發(fā)明專利]一種半導(dǎo)體器件及其制造方法、電子裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201610140142.7
• 申請(qǐng)日: 2016-03-11
• 公開（公告）號(hào): CN107180764B
• 公開（公告）日: 2020-09-04
• 發(fā)明（設(shè)計(jì)）人: 趙猛
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

1.一種半導(dǎo)體器件的制造方法，其特征在于，包括：

提供半導(dǎo)體襯底，實(shí)施源漏注入并退火，以在所述半導(dǎo)體襯底中形成源漏注入?yún)^(qū)；

在所述源漏注入?yún)^(qū)上形成圖案化的硬掩膜層，并蝕刻未被所述硬掩膜層遮蔽的所述源漏注入?yún)^(qū)，直至露出所述半導(dǎo)體襯底；

在通過所述蝕刻形成的溝槽的側(cè)壁上形成側(cè)墻；

形成所述側(cè)墻之后，形成柵極結(jié)構(gòu)，以完全填充所述溝槽的其余部分；

形成所述柵極結(jié)構(gòu)之后，去除所述側(cè)墻和所述硬掩膜層；

去除所述側(cè)墻和所述硬掩膜層之后，實(shí)施LDD注入，以在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成LDD注入?yún)^(qū)，所述LDD注入?yún)^(qū)延伸至部分源漏注入?yún)^(qū)的下方且與源漏注入?yún)^(qū)鄰接，所述LDD注入?yún)^(qū)的底部表面低于所述源漏注入?yún)^(qū)的底部表面。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極結(jié)構(gòu)的高度大于所述溝槽的深度。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述柵極結(jié)構(gòu)包括自下而上層疊的柵極介電層和柵極材料層。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述側(cè)墻和所述硬掩膜層的構(gòu)成材料相同。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用濕法蝕刻實(shí)施所述去除。

6.根據(jù)權(quán)利要求1所述的方法，其特征在于，實(shí)施所述LDD注入后，還包括形成接觸孔蝕刻停止層的步驟，所述接觸孔蝕刻停止層覆蓋所述柵極結(jié)構(gòu)的側(cè)壁和所述半導(dǎo)體襯底。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，實(shí)施所述源漏注入之前，還包括實(shí)施阱區(qū)注入以在所述半導(dǎo)體襯底中形成阱區(qū)的步驟。

8.根據(jù)權(quán)利要求1所述的方法，其特征在于，對(duì)于NMOS而言，所述LDD注入的摻雜離子為磷離子或者砷離子；對(duì)于PMOS而言，所述LDD注入的摻雜離子為硼離子或者銦離子。

9.一種采用權(quán)利要求1-8之一所述的方法制造的半導(dǎo)體器件。

10.一種電子裝置，其特征在于，所述電子裝置包括權(quán)利要求9所述的半導(dǎo)體器件。