[發明專利]提高VDMOS器件擊穿電壓的方法

有效

• 申請號: 201610137943.8
• 申請日: 2016-03-10
• 公開（公告）號: CN107180763B
• 公開（公告）日: 2020-03-06
• 發明（設計）人: 趙圣哲
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 陶敏;劉芳

1.一種提高VDMOS器件擊穿電壓的方法，其特征在于，包括：

在N型襯底的表面上依次生長N型外延層和氧化層；

依次制作有源區和分壓區，所述分壓區是以所述有源區為中心圓的圓環，所述分壓區包括多個P型注入區；

在所述分壓區內距離所述有源區最遠的P型注入區的外側注入BF2離子形成重摻雜P+淺結，所述重摻雜P+淺結的寬度是所述P型注入區寬度的二倍；

所述制作有源區，包括：

在所述氧化層上表面的預定區域鋪設光刻膠，未鋪設光刻膠的區域為圓形區域；

采用濕法腐蝕去除未鋪設光刻膠區域的氧化層以露出所述未鋪設光刻膠區域下方的N型外延層；

去除所述光刻膠以露出所述預定區域的氧化層；

在露出的N型外延層上表面做JFET注入形成JFET區，所述JFET區和所述JFET區下方的N型外延層、N型襯底構成所述有源區；

所述制作分壓區，包括：

在所述JFET區的上表面鋪設光刻膠；

在所述預定區域的氧化層上表面的多個環形區域鋪設光刻膠，所述多個環形區域以所述有源區為中心，所述多個環形區域的寬度沿著有源區中心向外的方向依次遞增，且相鄰環形區域之間的孔隙寬度相等；

采用濕法腐蝕去除未鋪設光刻膠區域的氧化層以露出所述未鋪設光刻膠區域下方的N型外延層；

在露出的N型外延層上表面做環區注入；

去除所述光刻膠，并對環區注入的區域進行環區驅入處理形成P型注入區。

2.根據權利要求1所述的方法，其特征在于，所述重摻雜P+淺結和距離所述有源區最遠的P型注入區的外側邊緣連接。

3.根據權利要求2所述的方法，其特征在于，注入BF2離子的能量是環區注入能量的一半，注入BF2離子的劑量與環區注入的劑量相同。

4.根據權利要求1所述的方法，其特征在于，注入JFET的能量為50KeV-150KeV，注入劑量為12次方。

5.根據權利要求1所述的方法，其特征在于，所述環區注入的能量為50KeV-150KeV，注入劑量為15次方。

6.根據權利要求1所述的方法，其特征在于，所述環區驅入用于激活注入離子和硅形成共價鍵，使所述注入離子在高溫下向所述N型外延層內部擴散，以使所述N型外延層內形成一個P型的Ring結。