[發明專利]一種延遲內插型時間數字轉換器

有效

• 申請號: 201610137924.5
• 申請日: 2016-03-10
• 公開（公告）號: CN105763196B
• 公開（公告）日: 2018-11-27
• 發明（設計）人: 封常青;楊迪;劉樹彬;安琪;曹喆
• 申請（專利權）人: 中國科學技術大學
• 主分類號: H03M1/50
• 分類號: H03M1/50
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種延遲內插型時間數字轉換器，其特征在于，包括：輸入信號處理單元、環形延遲鏈、計數器、觸發器組、寄存單元和控制單元，其中，

所述輸入信號處理單元，用于根據輸入信號生成第一清空信號、窄脈沖信號和控制信號，并分別將所述第一清空信號和窄脈沖信號發送至所述環形延遲鏈，以及將所述控制信號發送至控制單元；

所述環形延遲鏈由n個延遲單元組成，用于對時鐘信號進行內插，所述延遲單元包括第一數據輸入端、第二數據輸入端和數據輸出端，各個延遲單元的第一數據輸入端和數據輸出端依次連接，第一延遲單元的第二數據輸入端用于接收所述窄脈沖信號，非第一延遲單元的第二數據輸入端用于接收所述第一清空信號，在接收到所述第一清空信號時，清空所述環形延遲鏈中的循環信號，對接收的所述窄脈沖信號進行循環延遲；

所述計數器與所述環形延遲鏈中的第n延遲單元的輸出端連接，用于記錄所述窄脈沖信號在所述環形延遲鏈中循環的次數；

所述觸發器組，由與所述延遲單元相同數量的觸發器組成，并且所述觸發器與所述延遲單元的輸出端一一對應連接，用于記錄所述窄脈沖信號在所述環形延遲鏈中的循環位置；

所述控制單元，用于接收所述控制信號，并在接收所述控制信號后發送寄存指令至寄存單元；

所述寄存單元，用于接收所述控制單元的寄存指令，并在所述控制信號發出后的時鐘信號觸發時刻，對所述計數器和所述觸發器組的記錄結果進行寄存。

2.根據權利要求1所述的延遲內插型時間數字轉換器，其特征在于，所述延遲單元為：與門和或門的組合、二選一數據選擇器或加法器。

3.根據權利要求1所述的延遲內插型時間數字轉換器，其特征在于，還包括：

循環控制單元，所述循環控制單元分別連接所述計數器和非第一延遲單元的第二數據輸入端，當所述計數器的記錄次數大于預設閾值時，生成第二清空信號，并將所述第二清空信號發送至所述環形延遲鏈，所述環形延遲鏈，在接收到所述第二清空信號時，清空所述環形延遲鏈中的循環信號。

4.根據權利要求3所述的延遲內插型時間數字轉換器，其特征在于，所述循環控制單元包括閾值設置子單元，用于根據時鐘信號的周期設置所述環形延遲鏈中循環信號的循環次數閾值，所述循環次數閾值與所述環形延遲鏈延遲長度的乘積大于所述時鐘信號的周期。

5.根據權利要求1所述的延遲內插型時間數字轉換器，其特征在于，還包括：

粗時間測量模塊，用于對時鐘信號進行計數，在接收到所述控制單元的測量指令時寄存計數結果；

存儲器，用于接收所述控制單元的存儲指令，分別獲取并存儲所述寄存單元和所述粗時間測量模塊的寄存信息。

6.根據權利要求1所述的延遲內插型時間數字轉換器，其特征在于，所述輸入信號處理單元，包括延遲子單元和合成子單元：

所述延遲子單元，用于對所述輸入信號進行M級延遲，生成M級延遲信號，其中第M1級延遲信號作為所述控制信號，所述第M1級延遲信號為第二級延遲信號至第M-2級延遲信號之間的任意一級延遲信號；

所述合成子單元，用于選擇第一級延遲信號，以及第二級至第M1級之間任意一級延遲信號，生成所述第一清空信號，及選擇第M1級延遲信號，以及M1級至第M級任意一級延遲信號，生成所述窄脈沖信號，其中，所述第一清空信號的長度大于所述延遲單元的兩倍延遲長度，并小于或等于所述環形延遲鏈的延遲長度，所述窄脈沖信號的長度大于所述延遲單元的兩倍延遲長度，并小于或等于所述環形延遲鏈的延遲長度。