[發明專利]VDMOS器件的制作方法

有效

• 申請號: 201610136946.X
• 申請日: 2016-03-10
• 公開（公告）號: CN107180857B
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 趙圣哲
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L21/336
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 陶敏;劉芳

本發明提供了一種VDMOS器件的制作方法，包括：依次制作器件的JFET區、環區和體區；在器件表面，通過涂覆光刻膠以定義源區位置，并進行第一次源區離子注入和驅入，形成兩個第一源區，兩個第一源區位于同一個體區內；去除光刻膠，并進行第二次源區離子注入和驅入，形成第二源區，第二源區的深度小于個第一源區的深度，第二源區的寬度大于兩個第一源區的間隔寬度。通過上述兩次源區離子注入工藝，在體區內形成了結構上連續的源區，即在兩邊的兩個源區之間的區域以及這兩個源區中靠近器件上表面的區域，還生成了一個淺層的源區，從而不存在接觸孔對偏的問題，在保證源區電阻的同時，器件的導通電阻、源漏電容等性能也可以得到保證。

技術領域

本發明實施例涉及半導體器件制造技術領域，尤其涉及一種VDMOS器件的制作方法。

背景技術

垂直雙擴散金屬氧化物半導體器件(vertical double-diffused Metal OxideSemiconductor，簡稱VDMOS)由于具有高輸入阻抗、低驅動功率、以及優越的頻率特性和熱穩定性等特點，廣泛地被應用于開關電源，汽車電子，馬達驅動，高頻振蕩器等多個領域。

在制作VDMOS器件的過程中，涉及到源區的制作工藝，現有技術中一般采用條形源區設計，如圖1(a)所示。此種方法的優點在于可以獲得較低的源漏電容。但缺點在于，源區是條形的，在后續的接觸孔的光刻和刻蝕過程中，一旦對偏，則會對器件的開啟電壓、導通電阻產生較大影響。

具體地，如圖1(b)所示的接觸孔邊界示意圖，其中，兩條直線之間為接觸孔部分，此部分需和源區相連。如果對偏，則一側的接觸孔不能和源區接觸，將嚴重影響器件的電學性能。

發明內容

本發明實施例提供一種VDMOS器件的制作方法，通過兩次源區離子注入工藝，形成了結構連續且結深適宜的源區，從而克服了接觸孔容易對偏的問題。

本發明實施例提供一種VDMOS器件的制作方法，包括：

依次制作所述器件的JFET區、環區和體區；

在器件表面，通過涂覆光刻膠以定義源區位置，并進行第一次源區離子注入和驅入，形成兩個第一源區，所述兩個第一源區位于同一個體區內；

去除所述光刻膠，并進行第二次源區離子注入和驅入，形成第二源區，所述第二源區的深度小于所述兩個第一源區的深度，所述第二源區的寬度大于所述兩個第一源區的間隔寬度。

可選地，所述第一次源區離子注入的注入離子為磷，注入能量為120KeV，注入劑量為1E15-1E16，所述第一次源區離子驅入的溫度為850°-950°，驅入時間為30min-60min。

可選地，所述第二次源區離子注入的注入離子為砷，注入能量為50KeV-80KeV，注入劑量為1E15-1E16，所述第二次源區離子驅入的溫度為900°-920°，驅入時間為20min-40min。

具體地，所述制作所述器件的JFET區，包括：

在基底上形成初始氧化層，所述基底包括自下而上依次形成的襯底和外延層；

在所述初始氧化層表面，通過涂覆光刻膠定義JFET區位置；

在所述光刻膠阻擋下，對所述初始氧化層進行刻蝕，以形成JFET區窗口；

進行JFET區離子注入，形成JFET區。

具體地，所述制作所述器件的環區，包括：

在所述初始氧化層表面以及所述外延層表面，通過涂覆光刻膠定義環區位置；

在所述光刻膠的阻擋下，對所述初始氧化層進行刻蝕，以形成環區窗口；

進行環區離子注入；