[發明專利]存儲裝置及數據訪問方法

有效

• 申請號: 201610134908.0
• 申請日: 2016-03-10
• 公開（公告）號: CN107180000B
• 公開（公告）日: 2020-04-14
• 發明（設計）人: 吳讓亮;陳玉柱
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 羅振安

本發明公開了一種存儲裝置及數據訪問方法，屬于存儲技術領域。所述裝置包括印刷電路板PCB和對稱布置在PCB兩側面上的多個存儲顆粒，PCB一側面上的多個存儲顆粒形成一個排列Rank，PCB另一側面上的多個存儲顆粒形成一個Rank，存儲顆粒包括多個引腳PIN，PCB內設置有多根走線，多根走線中的一根走線與位于PCB兩側同一位置的兩個PIN連接；該裝置還包括：轉換模塊，用于獲取系統總線發送的系統總線信號，將系統總線信號轉換為Rank選擇信號和存儲顆?？偩€信號；Rank判決器，用于根據Rank選擇信號確定被選中的Rank；切換陣列，用于根據被選中的Rank中存儲顆粒的PIN與多根走線的對應關系，分別向多根走線中的每一根走線輸出與被選中的Rank中存儲顆粒的PIN對應的存儲顆粒總線信號。

技術領域

本發明涉及存儲技術領域，特別涉及一種存儲裝置及數據訪問方法。

背景技術

雙列直插式存儲模塊(Dual-Inline-Memory-Modules，檢測DIMM)通常包括印制電路板(Printed Circuit Board，簡稱PCB)及分布在PCB上的多個存儲顆粒，所述存儲顆?？梢酝ǔ２捎媚壳皯米顝V泛的雙數據率同步動態隨機訪問存儲器(Double Data RateSynchronous Dynamic Random，簡稱DDR SDRAM)實現。這多個存儲顆粒分布在PCB的兩側面上形成對稱結構，每個側面上的存儲顆粒組成一個獨立的排列(Rank)，并且相同位置的存儲顆粒的相同引腳與同一走線連接，這種拓撲稱之為DDR雙Rank結構(DDR Dual Rank)。其中，DIMM中的PCB為多層結構。

由于設置在PCB兩側面上的存儲顆粒結構完全相同，所以對稱設置時，處于同一位置的兩個存儲顆粒上的相同的引腳的位置可能并不相同。具體地，兩個存儲顆粒的相同引腳剛好以兩存儲顆粒中心連線的中點對稱分布。此時，連接兩個存儲顆粒中相同引腳的走線通常采用如下設計：走線的第一段在多層PCB板中的一層內設置，第一段走線的一端作為輸入端，第一段走線的另一端分別通過第二段走線和第三段走線與兩個引腳連接，具體地，在第一段走線的另一端處分別開設朝向PCB兩側面的過孔，然后通過第二段走線和第三段走線連接兩個引腳，形成T型走線設計。第一端段走線的另一端通常選擇靠近兩個引腳中的一個設置，這樣可以保證與其中一個引腳連接的第二段走線的長度較短，保證了該引腳的信號完整性(Signal Integrity，簡稱SI)，但會造成與另一個引腳連接的第三段走線長度較長，使得另一個引腳的信號完整性受到影響，導致DDR Dual Rank整體性能的下降。同時，由于第三段走線長度較長，且每根走線都存在同樣的情況，所以設計PCB時需要設計多個層來實現這種走線，以防止走線之間產生干擾，對PCB工藝要求很高。

發明內容

為了解決現有技術中，DDR Dual Rank中同一走線連接的兩個存儲顆粒中的相同引腳時，連接其中一個引腳的走線較長的問題，本發明實施例提供了一種存儲裝置及數據訪問方法。所述技術方案如下：

第一方面，提供了一種存儲裝置，包括印刷電路板PCB和對稱布置在所述PCB兩側面上的多個存儲顆粒，所述PCB一側面上的多個存儲顆粒形成一個排列Rank，所述PCB另一側面上的多個存儲顆粒形成一個Rank，所述存儲顆粒包括多個引腳PIN，所述PCB內設置有多根走線，所述多根走線中的一根走線與位于所述PCB兩側同一位置的兩個PIN連接；

所述存儲裝置還包括：轉換模塊，用于獲取系統總線發送的系統總線信號，將所述系統總線信號轉換為Rank選擇信號和存儲顆?？偩€信號，所述系統總線信號包括系統數據總線信號和系統地址/控制總線信號，所述存儲顆粒總線信號包括存儲顆粒數據總線信號和存儲顆粒地址/控制總線信號；

Rank判決器，用于根據所述Rank選擇信號確定被選中的Rank；

切換陣列，用于根據所述被選中的Rank中存儲顆粒的PIN與所述多根走線的對應關系，分別向所述多根走線中的每一根走線輸出與所述被選中的Rank中存儲顆粒的PIN對應的存儲顆粒總線信號。