[發明專利]半導體結構及其形成方法

有效

• 申請號: 201610134339.X
• 申請日: 2016-03-09
• 公開（公告）號: CN107180784B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 劉繼全;龔春蕾
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種半導體結構的形成方法，其特征在于，包括：

提供底層襯底，所述底層襯底包括第一區域和與第一區域接觸的第二區域，所述底層襯底為單晶態；

圖形化所述底層襯底，在第一區域形成凹槽，使第一區域底層襯底表面低于第二區域底層襯底表面；

在第一區域的凹槽中形成絕緣層，所述絕緣層暴露出部分凹槽側壁的底層襯底表面；

通過外延生長在暴露出的凹槽側壁的底層襯底表面、以及絕緣層表面形成頂層襯底；

刻蝕部分所述第一區域頂層襯底，暴露出所述絕緣層，在第一區域形成第一鰭部；

形成橫跨所述第一鰭部的柵極結構，所述柵極結構位于所述第一鰭部的部分側壁和頂部表面。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述頂層襯底和底層襯底的材料為單晶硅。

3.如權利要求1所述的半導體結構的形成方法，其特征在于，所述頂層襯底和底層襯底的材料相同。

4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述絕緣層的厚度為5nm～200nm。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二區域底層襯底的寬度為5nm至5μm。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，圖形化所述底層襯底的步驟包括：

在所述底層襯底上形成第一掩膜層，所述第一掩膜層覆蓋所述第二區域底層襯底，暴露出第一區域底層襯底；

以所述第一掩膜層為掩膜對所述底層襯底進行刻蝕，形成所述凹槽。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，在第一區域的凹槽中形成絕緣層的步驟包括：

形成填充所述凹槽的初始絕緣層；

對所述初始絕緣層表面進行平坦化處理，露出所述第一掩膜層；

以所述第一掩膜層為掩膜對所述初始絕緣層進行刻蝕，形成所述絕緣層。

8.如權利要求7所述的半導體結構的形成方法，其特征在于，所述第一掩膜層的材料與所述絕緣層的材料不同。

9.如權利要求7所述的半導體結構的形成方法，其特征在于，所述第一掩膜層和絕緣層的材料為氧化硅、氮化硅或氮氧化硅。

10.如權利要求7所述的半導體結構的形成方法，其特征在于，形成所述絕緣層的步驟之后，去除所述第一掩膜層。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，形成凹槽的步驟中，所述凹槽的深度為50nm～300nm。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，在第一區域絕緣層上形成頂層襯底的步驟中，所述頂層襯底的厚度為45nm～100nm。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，刻蝕所述第一區域頂層襯底的步驟中，對部分所述第二區域底層襯底進行刻蝕，形成第二鰭部。

14.如權利要求13所述的半導體結構的形成方法，其特征在于，刻蝕所述第一區域頂層襯底和第二區域底層襯底的方法為干法刻蝕工藝。