[發明專利]集成電路產品測試系統

在審

• 申請號: 201610124076.4
• 申請日: 2016-03-04
• 公開（公告）號: CN105785256A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 薛玉芳
• 申請（專利權）人: 天津中亞慧通科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 天津市新天方有限責任專利代理事務所 12104
• 代理人: 張強

技術領域

本發明涉及集成電路產品測試領域，尤其涉及集成電路產品測試系統。

背景技術

集成電路的測試技術隨著集成電路開發應用的飛速發展而發展。隨著集成電 路技術的快速發展，測試已成為集成電路開發中的重要環節。集成電路測試儀也 從最初測試小規模集成電路發展到測試中規模、大規模和超大規模集成電路。集 成電路測試儀按測試門類可分為：數字集成電路測試儀、存儲器測試儀、模擬與 混合信號電路測試儀、在線測試系統和驗證系統等。目前市場上的測試儀產品功 能較單一，價格非常昂貴，給電路的測試、維護帶來不便。

在高等學校的電子實驗教學中，經常要用到如模數轉換器(ADC)、數模轉換 器集成定時電路、3524開關電源控制器等中規模集成電路。由于學生通常是初 次接觸使用芯片，經常會由于操作不當造成電路芯片的損傷或損壞，而表面上卻 無法作出正確的判斷。在這種情況下，非常需要有適當的集成電路的測試儀，用 于測試、判斷芯片的好壞。而市面上又沒有合適的測試儀可供選購。

發明內容

本發明為實現上述目的，提供集成電路產品測試系統，包括系統控制器，系 統控制器并行連接有監視器、數據輸出模塊、探針臺接口、GPIB接口、Handler 接口和開放式標準總線；開放式標準總線并行連接有時鐘、高速指令譯碼器、圖 形產生控制器、TG定時發生器、多路轉換格式化器、PE卡管驅動比較器、程控 電源精密測量模塊和混合信號處理器；所述的時鐘、高速指令譯碼器、圖形產生 控制器均連接到存儲器上；存儲器、TG定時發生器、多路轉換格式化器、PE卡 管驅動比較器、程控電源精密測量模塊和混合信號處理器并行連接到管腳測試平 臺；管腳測試平臺連接到測試適配器；以上所述的連接均為雙向連接。

所述的開放式標準總線是采用高速零相位鎖相環技術設計而成。

所述的時鐘、高速指令譯碼器、圖形產生控制器、TG定時發生器、多路轉 換格式化器采用高性能65納米FPGA門陣列構建。

本發明的有益效果是：本發明所述的集成電路產品測試系統，操作簡單、測 試準確、效率高。

附圖說明

圖1為本發明所述的集成電路產品測試系統的結構示意圖；

具體實施方式

以下將結合本發明的實施例參照附圖進行詳細敘述。

集成電路產品測試系統，包括系統控制器，系統控制器并行連接有監視器、 數據輸出模塊、探針臺接口、GPIB接口、Handler接口和開放式標準總線；開放 式標準總線并行連接有時鐘、高速指令譯碼器、圖形產生控制器、TG定時發生 器、多路轉換格式化器、PE卡管驅動比較器、程控電源精密測量模塊和混合信 號處理器；所述的時鐘、高速指令譯碼器、圖形產生控制器均連接到存儲器上； 存儲器、TG定時發生器、多路轉換格式化器、PE卡管驅動比較器、程控電源精 密測量模塊和混合信號處理器并行連接到管腳測試平臺；管腳測試平臺連接到測 試適配器；以上所述的連接均為雙向連接。

所述的開放式標準總線是采用高速零相位鎖相環技術設計而成。

所述的時鐘、高速指令譯碼器、圖形產生控制器、TG定時發生器、多路轉 換格式化器采用高性能65納米FPGA門陣列構建。

所述的探針臺接口、GPIB接口、Handler接口用來連接不同的相應的芯片； 所述時鐘用以測試上位機在測試岑數蝦產生的測試時鐘；所述測試適配器用以將 管腳引導測試接口處，在測試時，時鐘驅動下，按相同的節拍發送到北側芯片輸 入的管腳測試平臺，PE卡管驅動比較器開始對被測芯片的輸出信號和預值進行 比較；所述程控電源精密測量模塊、混合信號處理器、高速指令譯碼器和圖形產 生控制器讀取測試波，并轉換格式；存儲器用于存儲測試數據。

以上所述僅是本發明的優選實施方式，應當指出，對于本技術領域的普通技 術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些 改進和潤飾也應視為本發明的保護范圍。