[發(fā)明專利]SONOS結(jié)構(gòu)EEPROM及其存儲(chǔ)器陣列和操作的方法、及SONOS器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201610122380.5
• 申請(qǐng)日: 2016-03-02
• 公開（公告）號(hào): CN105654987B
• 公開（公告）日: 2023-01-10
• 發(fā)明（設(shè)計(jì)）人: 胡小波;羅雄才;王茂菊
• 申請(qǐng)（專利權(quán)）人: 上海芯飛半導(dǎo)體技術(shù)有限公司
• 主分類號(hào): G11C16/08
• 分類號(hào): G11C16/08;G11C16/24
• 代理公司: 深圳市瑞方達(dá)知識(shí)產(chǎn)權(quán)事務(wù)所(普通合伙) 44314
• 代理人: 林儉良;紀(jì)媛媛

1.一種SONOS結(jié)構(gòu)EEPROM，其特征在于，包括存儲(chǔ)器陣列（1），位線選擇開關(guān)（2i_a、2i_b）、輸入數(shù)據(jù)鎖存器（5i）和輸出器件（3i_a、3i_b），以及敏感運(yùn)算放大器（4），i=0、1、2……7；其中，

所述存儲(chǔ)器陣列（1），包括多個(gè)字節(jié)存儲(chǔ)單元（10），其中每個(gè)字節(jié)存儲(chǔ)單元（10）包括8個(gè)比特存儲(chǔ)單元（10i）；所述位線選擇開關(guān)（2i_a、2i_b）與所述存儲(chǔ)器陣列（1）中各個(gè)比特存儲(chǔ)單元（10i）相對(duì)應(yīng)；

每一個(gè)所述比特存儲(chǔ)單元（10i）包括用于分別存儲(chǔ)兩個(gè)相反信息之一的第一存儲(chǔ)子單元（10i_a）和第二存儲(chǔ)子單元（10i_b）；且

所述第一存儲(chǔ)子單元（10i_a）和所述第二存儲(chǔ)子單元（10i_b）相鄰布置、且結(jié)構(gòu)和尺寸相同；

所述第一存儲(chǔ)子單元（10i_a）通過第一位線（BLi_a）連接相應(yīng)的第一位線選擇開關(guān)（2i_a）進(jìn)而連接至相應(yīng)的第一輸出器件（3i_a）和輸入數(shù)據(jù)鎖存器（5i），所述第二存儲(chǔ)子單元（10i_b）通過第二位線（BLi_b）連接相應(yīng)的第二位線選擇開關(guān)（2i_b）進(jìn)而連接至相應(yīng)的第二輸出器件（3i_b）和輸入數(shù)據(jù)鎖存器（5i）；且

所述第一輸出器件（3i_a）和所述第二輸出器件（3i_b）的輸出端分別連接至所述敏感運(yùn)算放大器（4）的第一輸入端和第二輸入端；

所述敏感運(yùn)算放大器（4）包括電流鏡和基準(zhǔn)比較電路，其中：

所述電流鏡的一輸入端為所述敏感運(yùn)算放大器（4）的第一輸入端、所述電流鏡的另一輸入端為所述敏感運(yùn)算放大器（4）的第二輸入端；且

所述基準(zhǔn)比較電路的一輸入端連接于所述電流鏡的輸出端，所述基準(zhǔn)比較電路的另一輸入端接基準(zhǔn)電壓；所述基準(zhǔn)比較電路的輸出端用于輸出數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的SONOS結(jié)構(gòu)EEPROM，其特征在于，在版圖上：

所述第一位線（BLi_a）和所述第二位線（BLi_b）緊鄰布置、且結(jié)構(gòu)和尺寸相同；

所述第一位線選擇開關(guān)（2i_a）和所述第二位線選擇開關(guān)（2i_b）緊鄰布置、且結(jié)構(gòu)和尺寸相同；

所述第一輸出器件（3i_a）和所述第二輸出器件（3i_b）緊鄰布置、且結(jié)構(gòu)和尺寸相同；且

從所述第一存儲(chǔ)子單元（10i_a）開始經(jīng)由所述第一位線（BLi_a）、所述第一位線選擇開關(guān)（2i_a）至所述第一輸出器件（3i_a）的走線長度，與從所述第二存儲(chǔ)子單元（10i_b）開始經(jīng)由所述第二位線（BLi_b）、所述第二位線選擇開關(guān)（2i_b）至所述第二輸出器件（3i_b）的走線長度相同。

3.根據(jù)權(quán)利要求1-2中任一項(xiàng)所述的SONOS結(jié)構(gòu)EEPROM，其特征在于，

所述輸入數(shù)據(jù)鎖存器（5i）包含使能所述第一存儲(chǔ)子單元（10i_a）和所述第二存儲(chǔ)子單元（10i_b）所存儲(chǔ)的信息為相反信息的反相器，所述第一位線選擇開關(guān)（2i_a）和所述第二位線選擇開關(guān)共（2i_b）分別連接于所述輸入數(shù)據(jù)鎖存器（5i）的兩個(gè)輸出端之一；

或者，

所述輸入數(shù)據(jù)鎖存器包括使能所述第一存儲(chǔ)子單元（10i_a）和所述第二存儲(chǔ)子單元（10i_b）所存儲(chǔ)的信息為相反信息的第一輸入數(shù)據(jù)鎖存器和第二輸入數(shù)據(jù)鎖存器；且所述第一位線選擇開關(guān)（2i_a）連接所述第一輸入數(shù)據(jù)鎖存器，所述第二位線選擇開關(guān)（2i_b）連接所述第二輸入數(shù)據(jù)鎖存器。

4.一種在如權(quán)利要求1-3中任一項(xiàng)所述的SONOS結(jié)構(gòu)EEPROM中進(jìn)行操作的方法，其特征在于，包括：

擦除步驟：當(dāng)對(duì)一個(gè)比特進(jìn)行擦除置位時(shí)，同時(shí)將所述第一存儲(chǔ)子單元（10i_a）和所述第二存儲(chǔ)子單元（10i_b）置為高門限電平，或者，同時(shí)將所述第一存儲(chǔ)子單元（10i_a）和所述第二存儲(chǔ)子單元（10i_b）置為低門限電平；

寫入步驟：在對(duì)一個(gè)比特進(jìn)行寫入操作時(shí)，根據(jù)欲寫入數(shù)據(jù)和預(yù)定規(guī)則，在所述第一存儲(chǔ)子單元（10i_a）和所述第二存儲(chǔ)子單元（10i_b）的位線（BLi_a 、BLi_b）分別輸入高電壓和低電壓，或者低電壓和高電壓，使得其中一個(gè)存儲(chǔ)子單元的門限電平保持不變，而另一個(gè)存儲(chǔ)子單元的門限改變成另一狀態(tài)。