[發明專利]一種用于功率器件的溝槽柵結構及其制造方法

在審

• 申請號: 201610122149.6
• 申請日: 2016-03-03
• 公開（公告）號: CN105552118A
• 公開（公告）日: 2016-05-04
• 發明（設計）人: 饒祖剛;王民安;黃富強;項建輝;王日新
• 申請（專利權）人: 安徽省祁門縣黃山電器有限責任公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28
• 代理公司: 深圳市百瑞專利商標事務所(普通合伙) 44240
• 代理人: 楊大慶;葉綠林

技術領域

本發明涉及功率器件的結構及其制造方法，尤其是涉及一種用于功率器 件的溝槽柵結構及其制造方法。

背景技術

為了縮小功率器件的尺寸，改善功率器件的性能，溝槽結構被引入到功 率器件中。如溝槽金屬氧化物半導體場效應晶體管(TrenchMOSFET)、溝槽 絕緣柵雙極晶體管(TrenchIGBT)、溝槽MOS控制晶閘管(TrenchMCT)等 類似器件。

在溝槽技術方面，不論是應用在MOSFET器件、還是應用在IGBT或者其 它功率器件方面，都已有了較多的專利。如美國專利US4,914,058、 US5,442,214、US5,473,176和US5,770,878，以及國內專利CN101558499A、 CN1205658C、CN104465769A、CN105225935A、CN102097434A、CN103199017A、 CN102738239A、CN102290343B等。這些專利實現了多種溝槽柵結構及其制造 方法。

減小柵漏寄生電容Cgd，提高器件開關速度，成為提升溝槽柵器件性能的 重要方向。從目前已公開的專利創新來看，多數是通過增加柵電極多晶硅下 氧化硅的厚度來降低寄生Cgd電容。如專利CN102290343B，是通過采用選擇 氧化工藝加厚在溝槽底部的柵電極多晶硅下氧化硅層的厚度；專利 CN102738239A、CN103199017A、CN102097434A，在溝槽下部填入多晶硅并通 過氧化硅層將其與溝槽上部的柵電極多晶硅分離，由下部多晶硅頂上單層或 者多層橫向氧化硅層來增加柵電極下氧化硅層的厚度；又如專利 CN105225935A，在溝槽中央填入多晶硅后，在其外周溝槽上部形成環形的柵 電極多晶硅并與溝槽中央的多晶硅分離，以獲得在柵電極多晶硅下更厚的氧 化硅厚度，等等。

發明內容

本發明的目的之一是提供一種用于功率器件的溝槽柵結構，解決現有功 率器件的溝槽柵結構柵漏電容大，開關速度慢的問題。

本發明的另一目的是提供一種用于功率器件的溝槽柵結構制造方法，該 方法工藝簡單，穩定，易于實現；且由該方法制得的溝槽柵結構具有柵漏電 容小，開關速度快的特點。

本發明解決其技術問題所采用的技術方案是：一種用于功率器件的溝槽 柵結構，包括硅襯底，在硅襯底的表面加工形成溝槽，所述溝槽整體呈U字 型結構；在溝槽的下部沿溝槽的內壁設置有U型的第一層氧化硅，在U型的 第一層氧化硅內設置有U型的第一層多晶硅，在第一層多晶硅內填充滿第二 層氧化硅；所述第一層氧化硅、第一層多晶硅和第二層氧化硅形成從溝槽外 周到溝槽中央的OPO結構；

在所述第一層氧化硅、第一層多晶硅和第二層氧化硅形成的OPO結構上 方設置有U型的第三層氧化硅，在第三層氧化硅內填充滿第二層多晶硅，該 第三層氧化硅和第二層多晶硅在溝槽的上部形成從溝槽外周到溝槽中央的 OP結構。

進一步的，所述硅襯底上還設置有外延層，所述溝槽在外延層的表面加工 形成。所述溝槽可能只在外延層上，也可能穿過外延層直至硅襯底內。

優選的，所述第一層氧化硅的厚度為0.05～0.25μm；第一層多晶硅的厚 度為0.10～0.30μm。所述第三層氧化硅的厚度為0.05～0.20μm。

一種用于功率器件的溝槽柵結構制造方法，包括以下步驟：

1)在硅襯底或外延層的表面，通過刻蝕加工形成溝槽；

2)在溝槽內壁上通過熱氧化生成U型的第一層氧化硅，在第一層氧化硅 的內壁上，由氣相淀積的方法形成U型的第一層多晶硅，在第一層多晶硅內， 以熱氧化或者氣相淀積的方法填充滿第二層氧化硅，從而形成從溝槽外周到 溝槽中央的OPO結構；

3)將溝槽外硅襯底或外延層的表面及溝槽內上部的第二層氧化硅刻蝕干 凈，再將溝槽外硅襯底或外延層的表面及溝槽內上部的第一層多晶硅刻蝕干 凈，最后將溝槽外硅襯底或外延層的表面及溝槽內上部的第一層氧化硅刻蝕 干凈；

4)在溝槽的上部通過熱氧化形成U型的第三層氧化硅，在第三層氧化硅 內，通過氣相淀積填充滿第二層多晶硅，從而在溝槽的上部形成從溝槽外周 到溝槽中央的OP結構，該第三層氧化硅的底部將上部的第二層多晶硅與下 部的第一層多晶硅隔離；

5)將溝槽外的第二層多晶硅刻蝕去除干凈。