[發明專利]陣列基板的制作方法及制得的陣列基板

在審

• 申請號: 201610116254.9
• 申請日: 2016-03-01
• 公開（公告）號: CN105589272A
• 公開（公告）日: 2016-05-18
• 發明（設計）人: 甘啟明
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1333
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

1.一種陣列基板的制作方法，其特征在于，包括如下步驟：

步驟1、提供一基板(10)，在所述基板(10)上依次形成柵極(15)、柵 極絕緣層(20)、有源層(25)、及源/漏極(30)；

步驟2、在所述源/漏極(30)及柵極絕緣層(20)上形成第一鈍化層(40)， 在所述第一鈍化層(40)上形成平坦層(50)，對所述平坦層(50)進行圖形 化處理，得到對應于源/漏極(30)上方的第一通孔(51)；

步驟3、在所述平坦層(50)上沉積第一透明導電層，并對所述第一透明 導電層進行圖形化處理，形成公共電極(60)；

步驟4、在所述公共電極(60)、平坦層(50)上形成第二鈍化層(70)， 所述第二鈍化層(70)包覆第一通孔(51)并與第一鈍化層(40)相接觸；

對所述第二鈍化層(70)上位于第一通孔(51)底部的部分進行開孔處理， 得到位于第二鈍化層(70)上的第二通孔(71)，沿所述第二通孔(71)繼續 對第一鈍化層(40)進行蝕刻，得到對應于第二通孔(71)的第三通孔(41)；

步驟5、在所述第二鈍化層(70)上沉積第二透明導電層，并對所述第二 透明導電層進行圖形化處理，形成像素電極(80)，所述像素電極(80)經由 第二通孔(71)與第三通孔(41)與源/漏極(30)相接觸。

2.如權利要求1所述的陣列基板的制作方法，其特征在于，所述第一鈍化 層(40)與第二鈍化層(70)的材質和膜厚相同。

3.如權利要求2所述的陣列基板的制作方法，其特征在于，所述第一鈍化 層(40)與第二鈍化層(70)為氧化硅層、氮化硅層、或者由氧化硅層與氮化 硅層疊加構成的復合層；所述第一鈍化層(40)與第二鈍化層(70)的膜厚為

4.如權利要求1所述的陣列基板的制作方法，其特征在于，所述第二通孔 (71)與第三通孔(41)的尺寸小于所述第一通孔(51)的尺寸。

5.如權利要求4所述的陣列基板的制作方法，其特征在于，所述第一通孔 (51)、第二通孔(71)、及第三通孔(41)均為圓形孔，所述第一通孔(51) 的直徑為7-12μm，所述第二通孔(71)與第三通孔(41)的直徑為3-5μm。

6.一種陣列基板，其特征在于，包括基板(10)、設于所述基板(10) 上的柵極(15)、設于所述柵極(15)及基板(10)上的柵極絕緣層(20)、 設于所述柵極絕緣層(20)上的有源層(25)、設于所述有源層(25)及柵極 絕緣層(20)上的源/漏極(30)、設于所述源/漏極(30)、有源層(25)、及 柵極絕緣層(20)上的第一鈍化層(40)、設于所述第一鈍化層(40)上的平 坦層(50)、設于所述平坦層(50)上的公共電極(60)、設于所述公共電極 (60)、及平坦層(50)上的第二鈍化層(70)、及設于所述第二鈍化層(70) 上的像素電極(80)；

所述平坦層(50)上設有對應于源/漏極(30)上方的第一通孔(51)， 所述第二鈍化層(70)上位于所述第一通孔(51)底部的部分上設有第二通 孔(71)，所述第一鈍化層(40)上設有與所述第二通孔(71)相貫通的第三 通孔(41)，所述像素電極(80)經由第二通孔(71)與第三通孔(41)與源 /漏極(30)相接觸。

7.如權利要求6所述的陣列基板，其特征在于，所述第一鈍化層(40)與 第二鈍化層(70)的材質和膜厚相同。

8.如權利要求7所述的陣列基板，其特征在于，所述第一鈍化層(40)與 第二鈍化層(70)為氧化硅層、氮化硅層、或者由氧化硅層與氮化硅層疊加構 成的復合層；所述第一鈍化層(40)與第二鈍化層(70)的膜厚為

9.如權利要求7所述的陣列基板，其特征在于，所述第二通孔(71)與第 三通孔(41)的尺寸小于所述第一通孔(51)的尺寸。

10.如權利要求9所述的陣列基板，其特征在于，所述第一通孔(51)、第 二通孔(71)、及第三通孔(41)均為圓形孔，所述第一通孔(51)的直徑為 7-12μm，所述第二通孔(71)與第三通孔(41)的直徑為3-5μm。