[發(fā)明專利]一種I2C總線數(shù)據(jù)的傳輸方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201610115154.4
• 申請日: 2016-03-01
• 公開（公告）號: CN105786639A
• 公開（公告）日: 2016-07-20
• 發(fā)明（設(shè)計(jì)）人: 王振
• 申請（專利權(quán)）人: 上海斐訊數(shù)據(jù)通信技術(shù)有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 上海碩力知識產(chǎn)權(quán)代理事務(wù)所 31251
• 代理人: 郭桂峰

1.一種I2C總線數(shù)據(jù)傳輸?shù)姆椒ǎ涮卣髟谟冢ǎ?

步驟S10：I2C主設(shè)備根據(jù)待傳輸數(shù)據(jù)生成第一校驗(yàn)碼；

步驟S20：I2C主設(shè)備發(fā)送所述待傳輸數(shù)據(jù)以及對應(yīng)的第一校驗(yàn)碼；

步驟S30：I2C從設(shè)備接收所述待傳輸數(shù)據(jù)以及對應(yīng)的第一校驗(yàn)碼并進(jìn) 行緩存；

步驟S40：I2C主設(shè)備讀取I2C從設(shè)備的待讀取數(shù)據(jù)以及第一校驗(yàn)碼；

步驟S50：I2C主設(shè)備根據(jù)讀取的所述待讀取數(shù)據(jù)生成第二校驗(yàn)碼；

步驟S60：比對所述第一校驗(yàn)碼和所述第二校驗(yàn)碼是否一致；

步驟S70：當(dāng)校驗(yàn)碼一致時(shí)，發(fā)送所述待讀取數(shù)據(jù)正確的提醒信息；

步驟S80：當(dāng)校驗(yàn)碼不一致時(shí)，發(fā)送所述待所述待讀取數(shù)據(jù)錯(cuò)誤的提醒 信息。

2.如權(quán)利要求1所述的一種I2C總線數(shù)據(jù)傳輸?shù)姆椒ǎ涮卣髟谟冢?

在步驟S10中，所述“生成第一校驗(yàn)碼”包括：1個(gè)字節(jié)的所述待傳輸 數(shù)據(jù)生成對應(yīng)的1位校驗(yàn)碼，且所述待傳輸數(shù)據(jù)以8字節(jié)的數(shù)據(jù)為單 位生成1個(gè)字節(jié)的校驗(yàn)碼。

3.如權(quán)利要求1所述的一種I2C總線數(shù)據(jù)傳輸?shù)姆椒ǎ涮卣髟谟冢?

在步驟S50中，所述“生成第二校驗(yàn)碼”包括：1個(gè)字節(jié)的所述待讀取 數(shù)據(jù)生成對應(yīng)的1位校驗(yàn)碼，且所述待讀取數(shù)據(jù)以8字節(jié)的數(shù)據(jù)為單 位生成1個(gè)字節(jié)的校驗(yàn)碼。

4.如權(quán)利要求1所述的一種I2C總線數(shù)據(jù)傳輸?shù)姆椒ǎ涮卣髟谟冢?

在步驟S20中，I2C主設(shè)備的發(fā)送格式包括8個(gè)字節(jié)的所述待傳輸數(shù)據(jù)， 和1個(gè)字節(jié)的所述待傳輸數(shù)據(jù)生成的第一校驗(yàn)碼，即在一次數(shù)據(jù)發(fā)送 程中發(fā)送8個(gè)字節(jié)的數(shù)據(jù)和1個(gè)字節(jié)第一校驗(yàn)碼；

在步驟S40中，I2C主設(shè)備讀取格式包括8個(gè)字節(jié)的所述待讀取數(shù)據(jù)， 和1個(gè)字節(jié)的所述待傳輸數(shù)據(jù)生成的第一校驗(yàn)碼，即在一次數(shù)據(jù)讀取 過程中讀取8個(gè)字節(jié)的數(shù)據(jù)和1個(gè)字節(jié)第一校驗(yàn)碼。

5.如權(quán)利要求1-4任一所述的一種I2C總線數(shù)據(jù)傳輸?shù)姆椒ǎ涮卣髟谟冢?

在所述I2C從設(shè)備中設(shè)置數(shù)據(jù)區(qū)和校驗(yàn)碼區(qū)，所述數(shù)據(jù)區(qū)用于緩存待傳 輸數(shù)據(jù)，所述校驗(yàn)碼區(qū)用于待傳輸數(shù)據(jù)的第一校驗(yàn)碼。

6.一種I2C總線數(shù)據(jù)傳輸?shù)南到y(tǒng)，其特征在于，包括：

I2C主設(shè)備和I2C從設(shè)備，所述I2C主設(shè)備包括第一校驗(yàn)碼生成模塊、數(shù) 據(jù)發(fā)送模塊、數(shù)據(jù)讀取模塊、第二校驗(yàn)碼生成模塊、判斷模塊、信息 提醒模塊；所述I2C從設(shè)備包括數(shù)據(jù)緩存模塊；

所述第一校驗(yàn)碼生成模塊，用于I2C主設(shè)備根據(jù)待傳輸數(shù)據(jù)生成的第一 校驗(yàn)碼；

所述數(shù)據(jù)發(fā)送模塊，與所述第一校驗(yàn)碼生成模塊電連接，用于I2C主設(shè) 備發(fā)送所述待傳輸數(shù)據(jù)以及對應(yīng)的第一校驗(yàn)碼；

所述數(shù)據(jù)緩存模塊，與所述數(shù)據(jù)發(fā)送模塊電連接，用于I2C從設(shè)備接收 所述待傳輸數(shù)據(jù)以及對應(yīng)的第一校驗(yàn)碼并進(jìn)行緩存；

所述數(shù)據(jù)讀取模塊，與所述數(shù)據(jù)緩存模塊電連接，用于I2C主設(shè)備讀取 I2C從設(shè)備的待讀取數(shù)據(jù)以及第一校驗(yàn)碼；

所述第二校驗(yàn)碼生成模塊，與所述數(shù)據(jù)讀取模塊電連接，用于I2C主設(shè) 備根據(jù)讀取的所述待讀取數(shù)據(jù)生成第二校驗(yàn)碼；

所述判斷模塊，與所述第一校驗(yàn)碼生成模塊電連接、與所述第二校驗(yàn) 碼生成模塊電連接，用于判斷所述第一校驗(yàn)碼和所述第二校驗(yàn)碼是否 一致；

所述信息提醒模塊，與所述判斷模塊電連接，用于發(fā)送所述待讀取數(shù) 據(jù)傳送結(jié)果。

7.如權(quán)利要求6所述的一種I2C總線數(shù)據(jù)傳輸?shù)南到y(tǒng)，其特征在于：

所述第一校驗(yàn)碼生成模塊進(jìn)一步用于在所述第一效驗(yàn)碼生成時(shí)，根據(jù) 1個(gè)字節(jié)的所述待傳輸數(shù)據(jù)生成對應(yīng)的1位校驗(yàn)碼，且所述待傳輸數(shù) 據(jù)以8字節(jié)的數(shù)據(jù)為單位生成1個(gè)字節(jié)的校驗(yàn)碼。

8.如權(quán)利要求6所述的一種I2C總線數(shù)據(jù)傳輸?shù)南到y(tǒng)，其特征在于：

所述第二校驗(yàn)碼生成模塊進(jìn)一步用于在所述第二效驗(yàn)碼生成時(shí)，用于 根據(jù)1個(gè)字節(jié)的所述待讀取數(shù)據(jù)生成對應(yīng)的1位校驗(yàn)碼，且所述待讀 取數(shù)據(jù)以8字節(jié)的數(shù)據(jù)為單位生成1個(gè)字節(jié)的校驗(yàn)碼。