[發明專利]一種并行碼相位搜索裝置及實現并行碼相位搜索的方法

有效

• 申請號: 201610109101.1
• 申請日: 2016-02-26
• 公開（公告）號: CN107132553B
• 公開（公告）日: 2019-10-25
• 發明（設計）人: 宋揮師
• 申請（專利權）人: 大唐半導體設計有限公司
• 主分類號: G01S19/30
• 分類號: G01S19/30
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 韓輝峰;李丹

1.一種并行碼相位搜索裝置，其特征在于，包括：消除隨機跳變單元、相干累加器、傅里葉反變換單元、取模單元和比較選擇單元，

消除隨機跳變單元與并行碼相位搜索電路的乘法器連接，通過預設個數的跳變序列對接收到的來自乘法器的輸出乘積分別進行相應的跳變處理，獲得各跳變序列對應的跳變結果；

相干累加器與消除隨機跳變單元連接，對獲得的各跳變序列對應的跳變結果分別進行相干累加處理，獲得各跳變序列對應的相干累加結果；

傅里葉反變換單元連接于相干累加器之后，對接收的各跳變序列對應的相干累加結果分別進行傅里葉反變換處理獲得各跳變序列對應的時域內的相關結果；

取模單元與傅里葉反變換單元連接，對接收的各跳變序列對應的時域內的相關結果分別進行取模處理后，獲得各跳變序列對應的取模結果；

比較選擇單元與取模單元連接，接收取模單元輸出的各跳變序列對應的取模結果后，從所有跳變序列的取模結果中比較獲得取模結果中數值最大項，以比較獲得的數值最大項所在的跳變序列的取模結果作為輸出進行相位搜索；

其中，所述預設個數的跳變序列為：

以數字中頻輸入信號的序列長度M與本地碼長度N的商作為所述預設個數；

確定第一跳變序列為跳變次數為0的序列；

確定除第一跳變序列以外的其他跳變序列有且僅有發生過一次跳變。

2.根據權利要求1所述的并行碼相位搜索裝置，其特征在于，所述消除隨機跳變單元與并行碼相位搜索電路的乘法器連接，通過預設個數的跳變序列對接收到的來自乘法器的輸出乘積分別進行相應的跳變處理，獲得各跳變序列對應的跳變結果；

其中，所述乘法器輸出乘積為：所述并行碼相位搜索電路的本地碼共軛結果與所述并行碼相位搜索電路的第一傅里葉變換單元輸出的傅里葉變換結果的乘積；

所述傅里葉變換結果為以數字中頻輸入信號的序列長度M和本地碼長度N表示數字中頻輸入信號表示的離散序列

3.根據權利要求1或2任一項所述的并行碼相位搜索裝置，其特征在于，所述相干累加器具體用于，

與消除隨機跳變單元連接，對獲得的各跳變序列對應的跳變結果通過預設的矩陣單元分別進行相干累加處理，獲得各跳變序列對應的相干累加結果；

所述預設的矩陣單元的行數為本地碼長度N、列數與所述預設個數數值相等。

4.根據權利要求1或2任一項所述的并行碼相位搜索裝置，所述相干累加單元具體用于，

與消除隨機跳變單元連接，對獲得的各跳變序列對應的跳變結果通過預設的矩陣單元分別采用預設的值序列進行相干累加處理，獲得各跳變序列對應的相干累加結果。

5.根據權利要求4所述的并行碼相位搜索裝置，所述預設的值序列為0、M/N、2M/N、…、(N-1)M/N。

6.一種實現并行碼相位搜索的方法，其特征在于，包括：

通過預設個數的跳變序列對接收到的來自乘法器的輸出乘積分別進行相應的跳變處理，獲得各跳變序列對應的跳變結果；

對獲得的各跳變序列對應的跳變結果分別進行相干累加處理，獲得各跳變序列對應的相干累加結果；

將各跳變序列對應的相干累加結果分別進行傅里葉反變換處理獲得各跳變序列對應的時域內的相關結果；

對各跳變序列對應的時域內的相關結果分別進行取模處理后，獲得各跳變序列對應的取模結果；

從所有跳變序列的取模結果中比較獲得取模結果中數值最大項，以比較獲得的數值最大項所在的跳變序列的取模結果作為輸出進行相位搜索；

其中，所述預設個數的跳變序列為：

以數字中頻輸入信號的序列長度M與本地碼長度N的商作為所述預設個數；

確定第一跳變序列為跳變次數為0的序列；

確定除第一跳變序列以外的其他跳變序列有且僅有發生過一次跳變。

7.根據權利要求6所述的方法，其特征在于，所述乘法器輸出乘積為：所述并行碼相位搜索電路的本地碼共軛結果與所述并行碼相位搜索電路的第一傅里葉變換單元輸出的傅里葉變換結果的乘積；

所述傅里葉變換結果為以數字中頻輸入信號的序列長度M和本地碼長度N表示數字中頻輸入信號表示的離散序列