[發明專利]一種并行碼相位搜索裝置及實現并行碼相位搜索的方法

有效

• 申請號: 201610108577.3
• 申請日: 2016-02-26
• 公開（公告）號: CN107132552B
• 公開（公告）日: 2020-06-19
• 發明（設計）人: 宋揮師
• 申請（專利權）人: 大唐半導體設計有限公司
• 主分類號: G01S19/30
• 分類號: G01S19/30
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 韓輝峰;李丹

1.一種并行碼相位搜索裝置，其特征在于，

包括：相干累加器、乘法器、傅里葉反變換單元和取模單元，

相干累加器與并行碼相位搜索電路的第一傅里葉變換單元連接，將接收的來自第一傅里葉變換單元的傅里葉變換結果進行相干累加處理獲得第一相干累加結果，輸出第一相干累加結果至并行碼相位搜索電路的乘法器；乘法器將接收的第一相干累加結果與本地碼共軛結果相乘；傅里葉反變換單元將乘法器輸出的乘積進行傅里葉反變換處理獲得時域內的相關結果；取模單元對獲得的時域內的相關結果進行取模輸出以進行相位搜索；或者，

包括：相干累加器、傅里葉反變換單元和取模單元，

相干累加器連接于并行碼相位搜索電路的乘法器之后，接收乘法器輸出的乘積，并進行相干累加處理獲得第二相干累加結果，輸出第二相干累加結果至傅里葉反變換單元；傅里葉反變換單元對第二相干累加結果進行傅里葉反變換處理獲得時域內的相關結果；取模單元對獲得的時域內的相關結果進行取模輸出以進行相位搜索。

2.根據權利要求1所述的并行碼相位搜索裝置，其特征在于，所述相干累加器與第一傅里葉變換單元連接時，所述相干累加器具體用于，將接收的來自所述第一傅里葉變換單元的所述傅里葉變換結果按照預設的值序列轉換為離散傅里葉變換序列，對轉換獲得的所述離散傅里葉變換序列進行相干累加處理，獲得所述第一相干累加結果；

輸出所述第一相干累加結果至并行碼相位搜索電路的所述乘法器。

3.根據權利要求2所述的并行碼相位搜索裝置，其特征在于，所述相干累加器具體用于，將接收的來自第一傅里葉變換單元的所述傅里葉變換結果按照預設的值序列轉換為所述離散傅里葉變換序列，對轉換獲得的所述離散傅里葉變換序列進行相干累加處理，獲得所述第一相干累加結果；

輸出所述第一相干累加結果至并行碼相位搜索電路的所述乘法器；

所述傅里葉變換結果為以數字中頻輸入信號的序列長度M和本地碼長度N表示的數字中頻輸入信號的傅里葉變換序列

所述預設的值序列為0、M/N、2M/N、…、(N-1)M/N，所述轉換獲得的離散傅里葉變換序列為：

公式(1)

其中，公式(1)中的Y_M/N(k)為導航信號為y_M/N(n)的N點離散傅里葉變換序列，k＝0，1，…，N-1。

4.根據權利要求1所述的并行碼相位搜索裝置，其特征在于，所述相干累加器連接于并行碼相位搜索電路的乘法器之后，所述相干累加器具體用于，

接收所述乘法器的輸出，按照預設的值序列對乘法器輸出的乘積進行相干累加處理獲得所述第二相干累加結果，輸出所述第二相干累加結果至所述傅里葉反變換單元。

5.根據權利要求4所述的并行碼相位搜索裝置，其特征在于，所述相干累加器連接于并行碼相位搜索電路的乘法器之后，所述相干累加器具體用于，

接收所述乘法器的輸出，按照預設的值序列對乘法器輸出的乘積進行相干累加處理獲得所述第二相干累加結果，輸出所述第二相干累加結果至所述傅里葉反變換單元；

其中，所述乘法器輸出乘積為：所述并行碼相位搜索電路的本地碼共軛結果與所述并行碼相位搜索電路的第一傅里葉變換單元輸出的傅里葉變換結果的乘積；

所述傅里葉變換結果為以數字中頻輸入信號的序列長度M和本地碼長度N表示數字中頻輸入信號表示的離散序列

所述預設的值序列為0、M/N、2M/N、…、(N-1)M/N，所述第二相干累加結果為：

公式(2)

其中，公式(1)中，Y_M/N(k)為導航信號為y_M/N(n)的N點離散傅里葉變換序列，k＝0，1，…，N-1；為所述本地碼共軛結果。