[發(fā)明專利]閃存結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201610107875.0
• 申請(qǐng)日: 2016-02-26
• 公開（公告）號(hào): CN105742289A
• 公開（公告）日: 2016-07-06
• 發(fā)明（設(shè)計(jì)）人: 顧經(jīng)綸
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L27/115
• 分類號(hào): H01L27/115
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 智云

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種閃存結(jié)構(gòu)。

背景技術(shù)

對(duì)于NOR閃存記憶單元，最重要的限制其尺寸繼續(xù)縮減的是柵長的縮短。這主要是由于溝道熱電子(CHE)注入編譯方式要求漏端有一定的電壓，而這個(gè)電壓對(duì)源漏端的穿透有很大的影響，對(duì)于短溝道器件溝道熱電子(CHE)方式不適用。另外一個(gè)問題是與NAND和AND數(shù)據(jù)存儲(chǔ)器件相比，這限制了NOR閃存的編譯率。根據(jù)文獻(xiàn)“G.Servalli,etal.,IEDMTech.Dig.,35_1,2005”預(yù)測(cè)，傳統(tǒng)閃存結(jié)構(gòu)的柵長縮小的物理極限是130nm。

ShuoJiShukuri等人發(fā)表的文章“A60nmNorFlashMemoryCellTechnologyUtilizingBackBiasAssistedBand-to-BandTunnelingInducedHot-ElectronInjection(B4-Flash)”闡釋了使用氮化硅作為電荷存儲(chǔ)層的B4閃存的器件尺寸縮小的原理。

S.Tiwari在1996年發(fā)表的文章“Asiliconnanocrystalsbasedmemory”首次提出了硅納米晶作為電荷存儲(chǔ)層的閃存器件結(jié)構(gòu)，這種器件結(jié)構(gòu)使用直接隧穿并且把納米晶作為電荷存儲(chǔ)介質(zhì)。這種結(jié)構(gòu)的擦除或編程時(shí)間短，并且操作電壓很低，在2.5V的情況下，擦除或編程的幾百個(gè)納秒的時(shí)間內(nèi)其閾值電壓就可以有0.2-0.4V的變化。這種結(jié)構(gòu)的耐久度也很好，在109的編程擦除周期后仍然有良好的閾值電壓窗口特性。這種結(jié)構(gòu)表現(xiàn)出高的電荷存儲(chǔ)密度以及低功耗的操作。

硅納米晶作為電荷存儲(chǔ)介質(zhì)，相比于原有的多晶硅為材料的存儲(chǔ)介質(zhì)，擁有更好的電荷存儲(chǔ)能力，硅納米晶材料中的電荷更不容易產(chǎn)生泄漏。原有的多晶硅因?yàn)槭沁B為一體的導(dǎo)體，故氧化層的單獨(dú)缺陷很容易會(huì)導(dǎo)致整個(gè)電荷存儲(chǔ)層中大多數(shù)電荷的泄漏。而硅納米晶由于其材料為分散的極小的晶體，電荷不容易從其中一個(gè)晶體跑到另外一個(gè)晶體上，氧化層的缺陷不會(huì)導(dǎo)致所有硅納米晶中的電子發(fā)生泄漏。

根據(jù)文獻(xiàn)“FloatingGateB4-FlashMemoryTechnologyUtilizingNovelProgrammingScheme-HighlyScalable,EfficientandTemperatureIndependentProgramming”以及“60nmNorFlashMemoryCellTechnologyUtilizingBackBiasAssisted”，B4閃存的擦除編程耐久度為104，這遠(yuǎn)小于使用硅納米晶的閃存，后者可以達(dá)到106甚至109量級(jí)。

J.Fu發(fā)表的文章“TrapLayerEngineeredGate-All-AroundVerticallyStackedTwinSi-NanowireNonvolatileMemory”提出了陷阱層工程的SONOS納米線閃存，其主體是納米線閃存，而其電荷存儲(chǔ)層是氮化硅層以及在氮化硅層上生長出的硅納米晶。這種新型閃存結(jié)構(gòu)既可以取得納米線晶體管的尺寸縮小的優(yōu)勢(shì)，又可以取得硅納米晶作為電荷存儲(chǔ)層帶來的閃存可靠性的提升，數(shù)據(jù)保存能力上的提升以及擁有優(yōu)越的擦寫耐久度特性，以及更快的擦寫速度，更寬的閾值電壓窗口。

現(xiàn)有的技術(shù)上B4閃存都是平面器件，沒有柵包圍(Gate-All-Around)的硅納米線結(jié)構(gòu)的閃存器件結(jié)構(gòu)形式。目前世界上正在進(jìn)行研發(fā)的浮柵平面B4閃存的關(guān)鍵尺寸是58nm。如果采用硅納米線的結(jié)構(gòu)，B4閃存的柵長將會(huì)進(jìn)一步縮短到20nm左右。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠很好地抵御短溝道效應(yīng)并縮短?hào)砰L的閃存結(jié)構(gòu)。

為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種閃存結(jié)構(gòu)，包括：圓柱體N型硅結(jié)構(gòu)、分別包裹在所述圓柱體N型硅結(jié)構(gòu)的兩端的P型源端區(qū)域和P型漏端區(qū)域、以及包裹在所述圓柱體N型硅結(jié)構(gòu)中間區(qū)域的圓柱柵疊層結(jié)構(gòu)；其中，所述圓柱柵疊層結(jié)構(gòu)從內(nèi)至外依次包括隧穿氧化層、硅納米晶層、ONO層和控制柵層。

優(yōu)選地，P型源端區(qū)域的一個(gè)端面與圓柱柵疊層結(jié)構(gòu)的一個(gè)端面接觸，而且P型漏端區(qū)域的一個(gè)端面與圓柱柵疊層結(jié)構(gòu)的另一個(gè)端面接觸。

優(yōu)選地，圓柱體N型硅結(jié)構(gòu)的與P型源端區(qū)域和P型漏端區(qū)域?qū)?yīng)的部分的摻雜濃度大于圓柱體N型硅結(jié)構(gòu)的與圓柱柵疊層結(jié)構(gòu)對(duì)應(yīng)的部分的摻雜濃度。

優(yōu)選地，隧穿氧化層使用的材料是SiO₂，厚度為8nm。

優(yōu)選地，硅納米晶層的厚度為90nm。