[發(fā)明專利]支持多通道主控并發(fā)的CE NAND Flash的頁模型構(gòu)建方法及頁模型

在審

• 申請?zhí)枺?/td>: 201610104857.7
• 申請日: 2016-02-26
• 公開（公告）號: CN105786406A
• 公開（公告）日: 2016-07-20
• 發(fā)明（設(shè)計(jì)）人: 黃雪峰;馬翼;田達(dá)海;彭鵬;楊萬云;向平;周士兵
• 申請（專利權(quán)）人: 湖南國科微電子股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 長沙正奇專利事務(wù)所有限責(zé)任公司 43113
• 代理人: 盧宏;王娟

技術(shù)領(lǐng)域

本發(fā)明涉及存儲介質(zhì)，具體為一種支持多通道主控并發(fā)的CENANDFlash的頁模 型構(gòu)建方法及頁模型。

背景技術(shù)

現(xiàn)有的存儲介質(zhì)空間需求越來越大，要求運(yùn)行速度越來越快，多通道主控與多CE 的存儲介質(zhì)的出現(xiàn)是時(shí)代的必然。在多通道并發(fā)情況下，NANDFlash的擦除、編程、讀操并 非瞬間就完成了，都需要一定的時(shí)間，而現(xiàn)有技術(shù)是先處理完一個(gè)通道的讀、寫、擦操作后， 再處理下一個(gè)通道的讀、寫、擦操作，浪費(fèi)了處理過程中的等待時(shí)間，降低了主控的吞吐量 和存儲設(shè)備的讀寫速度。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，針對現(xiàn)有技術(shù)不足，提供一種支持多通道主控并 發(fā)的CENANDFlash的頁模型構(gòu)建方法及頁模型。

為解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是：一種支持多通道主控并發(fā)的 CENANDFlash的頁模型構(gòu)建方法，利用下述關(guān)系式構(gòu)建頁模型：

FPageTempS=FPage/TCC；

FPageTempY=FPage-FPageTempS*TCC；

ACe=FPageTempY/TCh；

ACh=FPageTempY-ACe*TCh；

其中，F(xiàn)PageTempY為中間變量；ACe表示當(dāng)前操作的片選通道；ACh表示當(dāng)前操作的通 道；FPageTempS表示當(dāng)前操作的物理頁；FPage為當(dāng)前操作的邏輯頁；TCC為所有通道的片選 通道總數(shù)；TCh為通道數(shù)量；/表示取商。

本發(fā)明還提供了一種利用上述方法構(gòu)建的支持多通道主控并發(fā)的CENANDFlash 的頁模型，包括多個(gè)通道和多個(gè)物理頁；每個(gè)通道內(nèi)包括多個(gè)片選通道；對于第一物理頁， 第一通道的第一片選通道對應(yīng)的邏輯頁、第二通道的第一片選通道對應(yīng)的邏輯頁…第n通 道的第一片選通道對應(yīng)的邏輯頁序號從小到大依次排列，分別為0、1、2…n-1；第一通道的 第二片選通道對應(yīng)的邏輯頁、第二通道的第二片選通道對應(yīng)的邏輯頁…第n通道的第二片 選通道對應(yīng)的邏輯頁序號從小到大依次排列，分別為n、n+1…n+n-1；依此類推，第一物理頁 其余所有邏輯頁的序號按照上述規(guī)則排列；設(shè)第一物理頁最后一個(gè)邏輯頁的序號為i，則對 于第二物理頁，其所有邏輯頁的從序號i+1開始按照上述規(guī)則排列；依此類推，確定最后一 個(gè)物理頁的最后一個(gè)邏輯頁的序號。

與現(xiàn)有技術(shù)相比，本發(fā)明所具有的有益效果為：本發(fā)明可以對各個(gè)通道內(nèi)的讀、 寫、擦進(jìn)行并發(fā)處理，同時(shí)對各個(gè)物理頁進(jìn)行讀、寫、擦操作，從而大大節(jié)省了操作時(shí)間，有 效提高了主控的吞吐量和存儲設(shè)備的讀寫速度。

附圖說明

圖1為本發(fā)明一實(shí)施例并發(fā)時(shí)序圖；

圖2為本發(fā)明一實(shí)施例頁模型圖。

具體實(shí)施方式

NANDFlash的擦除、編程、讀操作都不是瞬間就完成了，需要一定的時(shí)間，而現(xiàn)有 的操作流程浪費(fèi)掉了這段時(shí)間，本發(fā)明旨在利用這段時(shí)間。具體的流程是在通道0發(fā)生數(shù)據(jù) 讀寫擦事件并且還未完成操作的過程中，觸發(fā)通道1的讀寫擦事件，同樣在通道0和通道1發(fā) 生讀寫擦事件而還未完成的時(shí)候再觸發(fā)下一個(gè)通道的讀寫擦事件，依此類推。圖1為本發(fā)明 并發(fā)處理時(shí)的時(shí)序圖。

圖1表示的是有4個(gè)通道的主控的并發(fā)過程，為了更好的表達(dá)并發(fā)的過程，這里只 繪出了NANDFlash上的RB（Ready/BusyNANDFlash的引腳，如果RB=0表示NANDFlash busy，RB=1表示NANDFlashready），旨在突出在一個(gè)通道的NANDFlash進(jìn)入讀寫擦操作的 時(shí)間后，其他通道的并發(fā)過程。利用該特性，可以提高SSD等存儲設(shè)備的速度。

利用上面的技術(shù)原理，這里建立多通道并發(fā)的多CENANDFlash的頁模型。

設(shè)主控有4通道，一個(gè)通道下有4CE，F(xiàn)Page為頁模型。

有：TCh（TotalChannel）=4；

TCe（TotalCE）=4；

TCC(TotalChannelCE)=TCh*TCe=16；

則頁模型表達(dá)式如下：

FPageTempS=FPage/TCC

FPageTempY=FPage-FPageTempS*TCC

ACe=FPageTempY/TCh

ACh=FPageTempY-ACe*TCh