[發明專利]半導體器件及其制造方法

有效

• 申請號: 201610104847.3
• 申請日: 2016-02-25
• 公開（公告）號: CN105609419B
• 公開（公告）日: 2018-03-13
• 發明（設計）人: 顧悅吉;王玨;楊彥濤;陳琛
• 申請（專利權）人: 杭州士蘭集成電路有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L21/265;H01L21/324;H01L29/08;H01L29/739
• 代理公司: 北京成創同維知識產權代理有限公司11449
• 代理人: 蔡純,張靖琳

技術領域

本發明涉及集成電路制造領域，更具體地，涉及半導體器件及其制造方法。

背景技術

集成電路包括在單個半導體襯底形成并且由布線互連在一起的多個半導體器件。在集成電路中，半導體器件可以用作功率開關或信號處理器件。功率半導體器件亦稱為電力電子器件，包括功率二極管、晶閘管、VDMOS(垂直雙擴散金屬氧化物半導體)場效應晶體管、LDMOS(橫向擴散金屬氧化物半導體)場效應晶體管以及IGBT(絕緣柵雙極型晶體管)等。IGBT是由BJT(雙極型三極管)和FET(場效應晶體管)組成的復合全控型電壓驅動式功率半導體器件。IGBT兼具BJT和FET兩者的優點，即高輸入阻抗和低導通壓降的特點，因此具有很好的開關特性，廣泛地應用于具有高壓、強電流等特點的領域中，例如，交流電機、變頻器、開關電源、照明電路、牽引傳動等領域。

在制造功率半導體器件的工藝中需要在半導體襯底中注入雜質，以及進行退火，以激活雜質。例如，在制作IGBT時，在半導體襯底的第一表面形成發射區之后，還需要在半導體襯底相對的第二表面形成集電區。為此，先對半導體襯底進行減薄，以達到預定厚度，然后從半導體襯底的第二表面注入雜質，再進行退火以激活雜質，使得半導體襯底中的摻雜區作為集電區。然而，由于半導體器件中已經形成多個金屬層和摻雜區，因此，針對集電區的退火的溫度不能過高，以免已經形成的金屬層損壞，或者摻雜區發生不希望的擴散。另一方面，如果該退火溫度過低，則雜質的激活率低，導致IGBT飽和電壓降高以及開關損耗大。

因此，期望進一步改進半導體器件的制造方法，使得后繼的雜質激活退火可以在低溫條件下也能實現高激活率。

發明內容

為解決上述技術問題，本發明提供一種半導體器件及其制造方法方法，其中引入缺陷層以降低半導體器件制造后期的熱處理溫度和獲得高雜質激活率。

根據本發明的一方面，提供一種半導體器件的制造方法，包括：在半導體襯底的第一表面形成阱區，所述半導體襯底和所述阱區分別為第一摻雜類型；在所述阱區上形成柵介質層；在所述柵介質層上形成柵導體層；在所述阱區中形成第二摻雜類型的基區，所述第二摻雜類型與所述第一摻雜類型相反；在所述基區中形成第一摻雜類型的發射區；在所述發射區上形成發射電極；進行預處理，在半導體襯底的第二表面附近的區域形成預處理區；在半導體襯底的第二表面形成第二摻雜類型的集電區，其中，所述集電區的一部分與先前形成的預處理區重疊；在所述集電區上形成集電電極；以及進行第一熱處理，所述第一熱處理激活所述集電區的摻雜劑并且在所述集電區附近形成缺陷層。

優選地，在形成集電區的步驟和形成集電電極的步驟之間，還包括：進行后處理，在半導體襯底位于所述集電區附近的區域中產生缺陷。

優選地，所述預處理和所述后處理通過離子注入或輻照產生所述缺陷。

優選地，所述離子注入采用的摻雜劑為選自氫、氦、硫、氧和硒中的至少一種。

優選地，在預處理中采用的離子注入的注入能量為25KeV～500KeV，注入劑量為1E11/cm2～1E15/cm2。

優選地，在后處理中采用的離子注入的注入能量為200KeV～600KeV，注入劑量為1E11/cm2～1E15/cm2。

優選地，在后處理中進行多次離子注入，所述多次離子注入的注入能量遞減，注入劑量相同，從而形成多個大致等峰值但不同深度的缺陷區。

優選地，所述第一熱處理的溫度為350℃～420℃之間，時間為10分鐘至60分鐘之間。

優選地，在形成集電區的步驟和形成集電電極的步驟之間，還包括第二熱處理，所述第一熱處理和所述第二熱處理共同激活第一摻雜區的摻雜劑并且在第一摻雜區附近形成缺陷層。

優選地，所述第二熱處理的溫度為400℃～450℃之間，時間為0.5小時至2小時之間。

優選地，第一摻雜類型為選自P型和N型中的一種，第二摻雜類型為選自P型和N型中的另一種。

優選地，在進行預處理的步驟之前，還包括：進行減薄處理，以減小所述半導體襯底的厚度。