[發(fā)明專利]一種基于FPGA實現(xiàn)PCM音頻播放裝置及系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201610103952.5
• 申請日: 2016-02-25
• 公開（公告）號: CN107122320B
• 公開（公告）日: 2021-02-09
• 發(fā)明（設(shè)計）人: 盛利
• 申請（專利權(quán)）人: 邦彥技術(shù)股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G11C7/16
• 代理公司: 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 44205
• 代理人: 唐致明

1.一種基于FPGA實現(xiàn)PCM音頻播放裝置，其特征在于，包括音頻數(shù)據(jù)放送模塊、放音選擇控制器、通道數(shù)據(jù)寄存器、第一雙口RAM和第二雙口RAM；

所述音頻數(shù)據(jù)放送模塊用于在放音選擇控制器的控制下，將來自通道數(shù)據(jù)寄存器的數(shù)據(jù)輸出到寬帶總線上；所述音頻數(shù)據(jù)放送模塊包括總線選擇器、鎖存控制寄存器；

所述通道數(shù)據(jù)寄存器用于緩存來自兩個雙口RAM的多路通道數(shù)據(jù)；

所述放音選擇控制器用于控制音頻數(shù)據(jù)放送模塊讀取通道數(shù)據(jù)寄存器的數(shù)據(jù)并轉(zhuǎn)送到寬帶總線上；所述放音選擇控制器包括時鐘模塊、計數(shù)器、相等比較器和控制信息，所述控制信息包括播放使能信息、總線選擇信息、起始時隙信息，所述總線選擇器根據(jù)總線選擇信息選擇輸出數(shù)據(jù)到對應(yīng)的寬帶總線，所述起始時隙信息和計數(shù)器數(shù)值經(jīng)過相等比較器比較后控制鎖存寄存器從第一雙口RAM或第二雙口RAM中讀取相應(yīng)數(shù)據(jù)到通道數(shù)據(jù)寄存器中，所述通道數(shù)據(jù)寄存器輸出數(shù)據(jù)到總線選擇器；所述時鐘模塊用于為計數(shù)器和鎖存控制寄存器提供時鐘信號；

所述第一雙口RAM和第二雙口RAM中交錯被寫入和讀出通道數(shù)據(jù)，即當(dāng)?shù)谝浑p口RAM被寫入數(shù)據(jù)時，第二雙口RAM被讀出數(shù)據(jù)，當(dāng)?shù)诙p口RAM被寫入數(shù)據(jù)時，第一雙口RAM被讀出數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA實現(xiàn)PCM音頻播放裝置，其特征在于，其還包括輸入數(shù)據(jù)流選擇模塊，所述輸入數(shù)據(jù)流選擇模塊用于接收來自CPU的輸入數(shù)據(jù)并選擇數(shù)據(jù)存入第一雙口RAM或第二雙口RAM。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA實現(xiàn)PCM音頻播放裝置，其特征在于，所述時鐘模塊提供19.44M的時鐘信號。

4.一種基于FPGA實現(xiàn)PCM音頻播放系統(tǒng)，其特征在于，其包括寬帶總線、如權(quán)利要求1至3任一項所述的音頻播放裝置、CPU、音頻服務(wù)器，所述寬帶總線的輸入端與音頻播放裝置的輸出端連接，所述音頻播放裝置的輸入端與CPU的輸出端連接，所述CPU的輸入端與音頻服務(wù)器的輸出端連接。

5.一種基于FPGA實現(xiàn)PCM音頻播放方法，其應(yīng)用于如權(quán)利要求4所述的音頻播放系統(tǒng)，其特征在于，所述方法包括步驟：S1，通過CPU從音頻服務(wù)器中讀取數(shù)據(jù)并交錯寫入數(shù)據(jù)到兩個雙口RAM中；S2，通道數(shù)據(jù)寄存器交錯從兩個雙口RAM中讀取數(shù)據(jù)；S3，通過放音選擇控制器控制音頻數(shù)據(jù)放送模塊將數(shù)據(jù)送到對應(yīng)的寬帶總線上。