[發明專利]晶體管的驅動電路

有效

• 申請號: 201610100870.5
• 申請日: 2016-02-24
• 公開（公告）號: CN107123977B
• 公開（公告）日: 2019-04-19
• 發明（設計）人: 傅平;高飛
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04;H01L27/02
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

本發明公開了一種晶體管的驅動電路，包括：高壓電源和低壓電源；高壓電源域電路和低壓電源域電路，高壓電源域電路與高壓電源相連；靜電泄放裝置；電平轉移電路，電平轉移電路包括電平檢測電路、限流模塊、泄放模塊和開關管，電平檢測電路的一端與高壓電源的正極相連且另一端分別與限流模塊的一端、泄放模塊的一端以及高壓電源域電路相連，限流模塊的另一端與開關管的第一端相連，泄放模塊的另一端與高壓電源的負極相連，開關管的控制端與低壓電源域電路相連且第二端與低壓電源的負極相連。本發明實施例的晶體管的驅動電路具有抗靜電能力強的優點，進而提升了晶體管的驅動電路的穩定性和可靠性。

技術領域

本發明涉及驅動電路技術領域，特別涉及一種晶體管的驅動電路。

背景技術

高壓晶體管驅動芯片，主要用于驅動MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor—金屬氧化物半導體場效應晶體管)，IGBT(Insulated GateBipolar Transistor—絕緣柵雙極型晶體管)等功率器件，普遍應用于工業及家電變頻等領域。由于高壓晶體管驅動芯片有高低壓兩個電源域，電源域間的靜電需要通過高壓器件來泄放，但器件的耐壓提升，其自身的ESD(Electrostatic Discharge—靜電放電)能力會下降，所以高低壓電源域之間的ESD能力都不強。

如圖7所示，芯片包含兩個電源域：低壓電源域(VCC為低壓電源，VSS為低壓地)，高壓電源域(VB為高壓電源，VS為高壓地)，兩個電源域之間通過電平轉移電路，即level-shifter電路(電平移位，圖中內部有兩個結構一樣、獨立的level-shifter1，level-shifter2)及高壓ESD器件連接在一起。獨立電源域內部，電源及地VB-VS，VCC-VSS之間有獨立的ESD器件(常用的有二極管，三極管，CMOS管等)，用于泄放ESD。

Level-shifter主要包含：DMOS(圖7中的M1，M2)，DMOS源極器件(圖7中源極接地)，DMOS漏極檢測電路(圖7中由檢測電阻R1，R2和穩壓管Z1，Z2構成)。通過控制DMOS-M1，M2的開通，關斷，改變檢測電阻R1，R2上的電壓，從而實現低壓信號到高壓信號的轉換。

當高壓電源域和低壓電源域之間有靜電時，通過level-shifter電路去泄放，靠電路器件自身的ESD能力去泄放靜電能量，但DMOS自身的泄放ESD能力較弱，很容易損壞，造成芯片整體ESD能力不強。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。

為此，本發明的目的在于提出一種晶體管的驅動電路。該晶體管的驅動電路具有抗靜電能力強的優點，進而提升了晶體管的驅動電路的穩定性和可靠性。

為了實現上述目的，本發明的實施例公開了一種晶體管的驅動電路，包括：高壓電源和低壓電源；高壓電源域電路和低壓電源域電路，所述高壓電源域電路與所述高壓電源相連，所述低壓電源域電路與所述低壓電源相連；靜電泄放裝置，所述靜電泄放裝置分別設置在所述高壓電源的兩極間、所述低壓電源的兩極間以及所述高壓電源的正極與所述低壓電源的負極之間；電平轉移電路，所述電平轉移電路包括電平檢測電路、限流模塊、泄放模塊和開關管，所述電平檢測電路的一端與所述高壓電源的正極相連且另一端分別與所述限流模塊的一端、所述泄放模塊的一端以及所述高壓電源域電路相連，所述限流模塊的另一端與所述開關管的第一端相連，所述泄放模塊的另一端與所述高壓電源的負極相連，所述開關管的控制端與所述低壓電源域電路相連且第二端與所述低壓電源的負極相連，所述限流模塊用于在所述驅動電路進行靜電泄放時限制泄放電流，所述泄放模塊用于在所述高壓電源的負極和所述開關管的第一端之間形成輔助泄放通路以輔助所述驅動電路的靜電泄放。