[發明專利]一種靜態隨機存儲器的輸出電路

有效

• 申請號: 201610097544.3
• 申請日: 2016-02-23
• 公開（公告）號: CN105632550B
• 公開（公告）日: 2018-03-23
• 發明（設計）人: 汪鵬君;周可基;陳偉偉;張躍軍
• 申請（專利權）人: 寧波大學
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 寧波奧圣專利代理事務所(普通合伙)33226
• 代理人: 方小惠

1.一種靜態隨機存儲器的輸出電路，包括靈敏放大器和數據鎖存電路，其特征在于所述的靈敏放大器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管；所述的第一PMOS管的源極、所述的第四PMOS管的源極和所述的第五PMOS管的源極均接入電源，所述的第一PMOS管的漏極、所述的第二PMOS管的源極和所述的第三PMOS管的源極連接，所述的第二PMOS管的漏極、所述的第三PMOS管的柵極、所述的第四PMOS管的漏極、所述的第六PMOS管的漏極、所述的第一NMOS管的漏極、所述的第二NMOS管的柵極和所述的第四NMOS管的漏極連接且其連接端為所述的靈敏放大器的第一輸出端，所述的第二PMOS管的柵極、所述的第三PMOS管的漏極、所述的第五PMOS管的漏極、所述的第七PMOS管的漏極、所述的第一NMOS管的柵極、所述的第二NMOS管的漏極和所述的第五NMOS管的漏極連接且其連接端為所述的靈敏放大器的第二輸出端；所述的第一PMOS管的柵極、所述的第四NMOS管的柵極和所述的第五NMOS管的柵極連接且其連接端為所述的靈敏放大器的SADIS端，所述的靈敏放大器的SADIS端用于接入靈敏放大器放電信號；所述的第四PMOS管的柵極和所述的第五PMOS管的柵極連接且其連接端為所述的靈敏放大器的SAPRE端，所述的靈敏放大器的SAPRE端用于接入靈敏放大器充電信號；所述的第六PMOS管的柵極和所述的第七PMOS管的柵極連接且其連接端為所述的靈敏放大器的SASEL端，所述的靈敏放大器的SASEL端用于接入靈敏放大器讀入信號；所述的第三NMOS管的柵極為所述的靈敏放大器的SAE端，所述的靈敏放大器的SAE端用于接入靈敏放大器使能信號；所述的第一NMOS管的源極、所述的第二NMOS管的源極和所述的第三NMOS管的漏極連接，所述的第三NMOS管的源極、所述的第四NMOS管的源極和所述的第五NMOS管的源極均接地；所述的第六PMOS管的源極為所述的靈敏放大器的第一信號輸入端，所述的第七PMOS管的源極為所述的靈敏放大器的第二信號輸入端，所述的靈敏放大器的第一信號輸入端為所述的靜態隨機存儲器的輸出電路的BL端，所述的靈敏放大器的第二信號輸入端為所述的靜態隨機存儲器的輸出電路的BLB端，所述的靜態隨機存儲器的輸出電路的BL端和所述的靜態隨機存儲器的輸出電路的BLB端用于連接數據選擇器來接入位線對；

所述的數據鎖存電路包括兩個或非門、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；所述的或非門具有第一輸入端、第二輸入端和輸出端，所述的兩個或非門分別為第一或非門和第二或非門；所述的第九PMOS管的源極和所述的第六NMOS管的柵極均接入電源；所述的第一或非門的第一輸入端為所述的數據鎖存電路的第一輸入端，所述的數據鎖存電路的第一輸入端和所述的靈敏放大器的第一輸出端連接，所述的第一或非門的第二輸入端、所述的第二或非門的輸出端、所述的第十PMOS管的柵極和所述的第十NMOS管的柵極連接，所述的第一或非門的輸出端、所述的第二或非門的第一輸入端、所述的第六NMOS管的源極、所述的第十一PMOS管的源極、所述的第八PMOS管的柵極和所述的第九NMOS管的柵極連接，所述的第二或非門的第二輸入端為所述的數據鎖存電路的第二輸入端，所述的數據鎖存電路的第二輸入端和所述的靈敏放大器的第二輸出端連接；所述的第九PMOS管的漏極和所述的第八PMOS管的源極連接，所述的第九PMOS管的柵極和所述的第七NMOS管的柵極連接且其連接端為所述的數據鎖存電路的OUTDIS端，所述的數據鎖存電路的OUTDIS端用于接入輸出端放電控制信號；所述的第十PMOS管的源極、所述的第十PMOS管的漏極、所述的第十NMOS管的漏極、所述的第十NMOS管的源極、所述的第八NMOS管的源極、所述的第九NMOS管的源極、所述的第七NMOS管的源極和所述的第十一PMOS管的柵極均接地；所述的第六NMOS管的漏極、所述的第十一PMOS管的漏極和所述的第八NMOS管的柵極連接；所述的第八PMOS管的漏極、所述的第八NMOS管的漏極、所述的第九NMOS管的漏極和所述的第七NMOS管的漏極連接且其連接端為所述的數據鎖存電路的輸出端，所述的數據鎖存電路的輸出端為所述的靜態隨機存儲器的輸出電路的輸出端。