[發明專利]一種數據處理電路、系統及數據處理方法

有效

• 申請號: 201610095635.3
• 申請日: 2016-02-22
• 公開（公告）號: CN107102965B
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 呂陽;李澤泉;尚敬;戴計生;徐紹龍;羅云飛;倪大成;李雪江;鄭良廣;邱岳峰
• 申請（專利權）人: 中車株洲電力機車研究所有限公司
• 主分類號: G06F15/17
• 分類號: G06F15/17
• 代理公司: 43008 湖南兆弘專利事務所(普通合伙)
• 代理人: 趙洪

1.一種數據處理系統，其特征在于，包括：數據采集處理模塊（9）、通訊模塊（10），以及數據處理電路；所述數據采集處理模塊（9）將外部采集到的模擬、數字信號，經過調制、轉換后傳輸至FPGA核（2）；ARM核通過所述FPGA核（2）獲取所述數據采集處理模塊（9）傳輸的數據，以及單核DSP和/或多核DSP返回的數據，并通過所述通訊模塊（10）將獲取的數據傳輸至外部的上位機或數據存儲單元；所述數據處理電路包括：多核可編程邏輯（1）和2個以上的單核DSP，所述多核可編程邏輯（1）進一步包括FPGA核（2）和1個以上的ARM核；所述FPGA核（2）將采集到的數據傳輸至所述單核DSP，所述單核DSP對數據進行計算后將計算結果返回至所述FPGA核（2），并由所述FPGA核（2）對外部的控制對象進行實時控制；所述ARM核通過所述多核可編程邏輯（1）內部的數據交互讀取所述FPGA核（2）的數據，并對外輸出來自于所述FPGA核（2）的數據。

2.一種數據處理系統，其特征在于，包括：數據采集處理模塊（9）、通訊模塊（10），以及數據處理電路；所述數據采集處理模塊（9）將外部采集到的模擬、數字信號，經過調制、轉換后傳輸至FPGA核（2）；ARM核通過所述FPGA核（2）獲取所述數據采集處理模塊（9）傳輸的數據，以及單核DSP和/或多核DSP返回的數據，并通過所述通訊模塊（10）將獲取的數據傳輸至外部的上位機或數據存儲單元；所述數據處理電路包括：多核可編程邏輯（1）和1個以上的多核DSP，所述多核DSP包括2個以上的DSP核，所述多核可編程邏輯（1）進一步包括FPGA核（2）和1個以上的ARM核；所述FPGA核（2）將采集到的數據傳輸至所述多核DSP，所述多核DSP對數據進行計算后將計算結果返回至所述FPGA核（2），并由所述FPGA核（2）對外部的控制對象進行實時控制；所述ARM核通過所述多核可編程邏輯（1）內部的數據交互讀取所述FPGA核（2）的數據，并對外輸出來自于所述FPGA核（2）的數據。

3.一種數據處理系統，其特征在于，包括：數據采集處理模塊（9）、通訊模塊（10），以及數據處理電路；所述數據采集處理模塊（9）將外部采集到的模擬、數字信號，經過調制、轉換后傳輸至FPGA核（2）；ARM核通過所述FPGA核（2）獲取所述數據采集處理模塊（9）傳輸的數據，以及單核DSP和/或多核DSP返回的數據，并通過所述通訊模塊（10）將獲取的數據傳輸至外部的上位機或數據存儲單元；所述數據處理電路包括：多核可編程邏輯（1），1個以上的單核DSP，以及1個以上的多核DSP，所述多核DSP包括2個以上的DSP核，所述多核可編程邏輯（1）進一步包括FPGA核（2）和1個以上的ARM核；所述FPGA核（2）將采集到的數據傳輸至所述單核DSP和多核DSP，所述單核DSP和多核DSP對數據進行計算后將計算結果返回至所述FPGA核（2），并由所述FPGA核（2）對外部的控制對象進行實時控制；所述ARM核通過所述多核可編程邏輯（1）內部的數據交互讀取所述FPGA核（2）的數據，并對外輸出來自于所述FPGA核（2）的數據。

4.根據權利要求1至3中任一項所述的數據處理系統，其特征在于：所述FPGA核（2）與所述單核DSP之間，或所述FPGA核（2）與所述多核DSP之間通過RapidIO總線和/或uPP總線互聯。

5.根據權利要求4所述的數據處理系統，其特征在于：所述單核DSP之間，或所述單核DSP與所述多核DSP之間，或所述多核DSP與所述多核DSP之間，通過RapidIO總線互聯。

6.根據權利要求5所述的數據處理系統，其特征在于：所述單核DSP之間，或所述單核DSP與所述多核DSP之間，或所述多核DSP與所述多核DSP之間，通過RapidIO總線實現串行結構的相鄰單核DSP或相鄰多核DSP，或相鄰單核DSP與多核DSP通信，所述單核DSP或多核DSP僅與所述多核可編程邏輯（1），以及相鄰的單核DSP或多核DSP直接交換數據。