[發(fā)明專利]低溫鍵合方法有效
| 申請?zhí)枺?/td> | 201610091145.6 | 申請日: | 2011-07-12 |
| 公開(公告)號: | CN105742258B | 公開(公告)日: | 2020-09-29 |
| 發(fā)明(設(shè)計)人: | G·戈丹 | 申請(專利權(quán))人: | S.O.I.TEC絕緣體上硅技術(shù)公司 |
| 主分類號: | H01L23/485 | 分類號: | H01L23/485;H01L21/50;H01L21/603;H01L25/065;H01L21/20;H01L21/762;B81C3/00 |
| 代理公司: | 北京戈程知識產(chǎn)權(quán)代理有限公司 11314 | 代理人: | 程偉;王錦陽 |
| 地址: | 法國*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 低溫 方法 | ||
本發(fā)明涉及一種低溫鍵合方法,是一種用于組裝第一元件和第二元件的方法,所述第一元件包括至少一個第一襯底或者至少一個芯片,所述第二元件包括至少一個第二襯底,該方法包括:a)在每個襯底上形成被稱為鍵合層的表面層,這些鍵合層的至少其中之一是在小于或等于300℃的溫度下形成的;b)在組裝之前對所述鍵合層進行被稱為脫氣退火的第一退火,所述第一退火至少部分在至少等于后續(xù)的鍵合界面強化溫度(Tr)但低于450℃的溫度下進行;c)通過使所述鍵合層的暴露表面接觸來組裝所述襯底;d)組裝好的結(jié)構(gòu)在低于450℃的鍵合界面強化溫度(Tr)下退火。
本申請是中國專利申請?zhí)?01110199454.2、發(fā)明名稱為“低溫鍵合方法”、申請人為“S.O.I.TEC絕緣體上硅技術(shù)公司”的專利申請的分案申請,該專利申請的申請日為2011年7月12日。
技術(shù)領(lǐng)域
本發(fā)明涉及第一襯底、平板或芯片與第二襯底、平板或芯片在低溫下的鍵合。盡管使用低溫鍵合,本發(fā)明試圖實現(xiàn)一種具有可能達到的最好質(zhì)量和可能達到的最高鍵合能的鍵合。
背景技術(shù)
特別地,本發(fā)明能夠應(yīng)用于復(fù)合襯底的制造領(lǐng)域或部件的3D集成。更一般而言,當(dāng)結(jié)構(gòu)由于部件的存在或者由于材料的特性而不能經(jīng)受高溫?zé)崽幚頃r,本發(fā)明可以用于通過直接(或者“分子”)鍵合來形成任何結(jié)構(gòu)。
本發(fā)明優(yōu)選地用于無法承受高處理溫度的結(jié)構(gòu),特別是由于待組裝的元件之一中的部件或電路或微部件的存在而無法承受高處理溫度的結(jié)構(gòu)。
文獻“Wafer level 3-D ICs Process technology”C.S.Tan等人的Editors,p.197-217回顧了3D技術(shù)。其公開了一種鍵合方法,該鍵合方法包括在低溫下沉積鍵合層以及在高于該氧化物的沉積溫度的溫度下對該氧化物進行脫氣退火。
當(dāng)使用這種技術(shù)時,在鍵合界面處觀察到缺陷的存在。這些缺陷可能會轉(zhuǎn)而影響鍵合能。
因此,出現(xiàn)了尋找通過在低溫下鍵合層來實現(xiàn)兩個元件的組裝的新穎方法的問題。
發(fā)明內(nèi)容
本發(fā)明首先涉及一種用于組裝第一元件和第二元件的方法,所述第一元件包括至少一個第一襯底或者至少一個芯片,所述第二元件包括至少一個第二襯底,該方法包括:
a)在每個襯底上形成表面鍵合層,這些表面鍵合層的至少其中之一具有小于或等于300℃的溫度;
b)在組裝之前對所述鍵合層進行被稱為脫氣退火的第一退火,所述第一退火至少部分地在至少等于后續(xù)的鍵合界面強化溫度(Tr)但低于450℃的溫度下進行;
c)通過使所述鍵合層的暴露表面接觸來組裝所述襯底;
d)組裝好的結(jié)構(gòu)在低于450℃的鍵合界面強化溫度(Tr)下退火。
兩個鍵合層的至少其中之一可以通過沉積來形成,例如通過PECVD或LPCVD型沉積形成。
所述鍵合層的至少其中之一可以是氧化物型或氮化物型的,例如可以是二氧化硅SiO2或氮化硅Si3N4。
退火步驟b)可包括:
-產(chǎn)生溫度斜坡,以便使溫度從環(huán)境溫度逐漸達到至少等于組裝后的退火溫度的溫度;
-和/或在例如介于10分鐘或30分鐘和2小時或5小時之間的時長內(nèi),將溫度保持在至少后續(xù)的鍵合界面強化溫度(Tr),但低于450℃。
根據(jù)本發(fā)明的方法還可以在步驟c)之前或步驟b)之前包括為了組裝步驟制備多孔表面層的表面的步驟。
步驟c)的組裝例如是分子粘附型的。
所述第一襯底或芯片以及所述第二襯底的至少其中之一可包括一個或多個部件。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于S.O.I.TEC絕緣體上硅技術(shù)公司,未經(jīng)S.O.I.TEC絕緣體上硅技術(shù)公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610091145.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





