[發(fā)明專利]半導體裝置及其制造方法在審
| 申請?zhí)枺?/td> | 201610083738.8 | 申請日: | 2010-08-24 |
| 公開(公告)號: | CN105632953A | 公開(公告)日: | 2016-06-01 |
| 發(fā)明(設計)人: | 徐君蕾;何明哲;鄭明達;劉重希 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/60 | 分類號: | H01L21/60;H01L23/488 |
| 代理公司: | 隆天知識產(chǎn)權代理有限公司 72003 | 代理人: | 金鵬;張浴月 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 及其 制造 方法 | ||
本申請是申請日為2010年8月24日、申請?zhí)枮?01010266857.X、發(fā)明 名稱為“半導體裝置及其制造方法”的發(fā)明專利申請的分案申請。
技術領域
本發(fā)明涉及一種半導體裝置及其制造方法,尤其涉及一種凸塊(bump) 結構的制造方法。
背景技術
現(xiàn)今的集成電路都是由數(shù)百萬個有源(active)及/或無源(passive)裝 置所組成,例如晶體管及電容。這些裝置在初始時彼此隔離,但后來會內(nèi)連 在一起而構成功能性電路。通常內(nèi)連結構包括橫向內(nèi)連接(例如,金屬線(導 線))及直向內(nèi)連接(例如,介層連接窗(via)及接觸窗(contact))。而 這些內(nèi)連線對于現(xiàn)今集成電路的效能及密度限制產(chǎn)生越來越多影響。接合墊 形成于內(nèi)連結構的頂部并露出于各個芯片的表面。芯片通過了接合墊而電性 連接至封裝結構或另一芯片。接合墊可用于打線接合工藝(wirebonding)及 倒裝芯片接合工藝(flip-chipbonding)。在典型的凸塊工藝(bumpingprocess) 中,內(nèi)連線結構形成于金屬化層上,接著形成底層凸塊金屬化(UBM)層及 進行焊球(solderball)植入。
倒裝芯片封裝利用凸塊進行芯片的I/O接合墊與基底之間或與封裝的引 線架(leadframe)之間的電性連接。就結構上來說,凸塊實際上包括了凸塊 本身及位于凸塊與I/O接合墊之間的凸塊下金屬(under-bumpmetallurgy, UBM)層。凸塊下金屬層通常包括依序排置的一粘著層、一阻障層及一潤濕 (wetting)層。取決于凸塊本身所使用的材料,其可分為焊料凸塊、金凸塊、 銅柱凸塊、混金屬凸塊。近來,已提出了銅內(nèi)連柱(copperinterconnectpost) 技術。其利用銅柱取代焊料凸塊,以將電子部件連接至基底。銅內(nèi)連柱可得 到具有最小凸塊架橋(bumpbridging)機率的微小間距,以降低電路的電容 負載并容許電子部件在高頻下操作。而仍需以焊料合金覆蓋凸塊結構以及連 接電子部件。
通常在凸塊下金屬層的濕蝕刻中,會產(chǎn)生各向同性蝕刻輪廓,其中所有 方向的蝕刻率是一樣的,使被蝕刻的凸塊下金屬層發(fā)生底切(undercutting), 其造成了不必要的線寬損失。濕蝕刻所造成的底切將引發(fā)應力集中,而在微 間距設計中發(fā)生凸塊側壁剝離、凸塊破裂及凸塊架橋。雖然蝕刻工藝中本來 就會發(fā)生底切問題,然而其不利于內(nèi)連線的長期可靠度。底切使得焊料凸塊 與芯片的接合墊之間的接合變差,因而危及焊料凸塊結構的完整性,導致芯 片提早失效。
發(fā)明內(nèi)容
為了解決現(xiàn)有技術的問題,在本發(fā)明一實施例中,一種半導體裝置的制 造方法,包括:在具有一金屬墊區(qū)的一半導體基底上方形成一封蓋層,其中 封蓋層具有一開口露出一部分的該金屬墊區(qū);在露出的金屬墊區(qū)部分上方的 封蓋層的開口內(nèi)形成一凸塊下金屬層;在凸塊下金屬層上方形成一凸塊層, 以填入封蓋層的開口且延伸至封蓋層的上表面;以及自封蓋層的上表面去除 凸塊層。
本發(fā)明另一實施例中,一種半導體裝置的制造方法,包括:在具有一金 屬墊區(qū)的一半導體基底上方形成一封蓋層,其中封蓋層具有一開口露出一部 分的金屬墊區(qū);順著封蓋層的開口的底部及側壁形成一凸塊下金屬層且延伸 至封蓋層的上表面;在凸塊下金屬層上方形成一凸塊層,其中凸塊層填入封 蓋層的開口且位于封蓋層的上表面上;以及自封蓋層的上表面去除凸塊層及 凸塊下金屬層。
本發(fā)明又一實施例中,一種半導體裝置,包括:一半導體基底,包括一 金屬墊區(qū);一封蓋層,位于半導體基底上方,且未覆蓋金屬墊區(qū)的一第一部 分;一凸塊層,局部形成于封蓋層內(nèi)且電性連接至金屬墊區(qū)的第一部分,其 中凸塊層的一頂部突出于封蓋層的上表面;以及一凸塊下金屬層,形成于封 蓋層內(nèi)且電性連接至金屬墊區(qū)的第一部分,其中凸塊下金屬層形成于凸塊層 與金屬墊區(qū)的第一部分之間。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610083738.8/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





