[發(fā)明專利]地址分配方法及DDR控制器有效
| 申請?zhí)枺?/td> | 201610081113.8 | 申請日： | 2016-02-05 |
| 公開（公告）號： | CN105760310B | 公開（公告）日： | 2018-12-14 |
| 發(fā)明（設(shè)計）人： | 吳剛;何必威;李世銳 | 申請（專利權(quán)）人： | 華為技術(shù)有限公司 |
| 主分類號： | G06F12/02 | 分類號： | G06F12/02 |
| 代理公司： | 北京中博世達(dá)專利商標(biāo)代理有限公司 11274 | 代理人： | 申健 |
| 地址： | 518129 廣東*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 地址 分配 方法 ddr 控制器 | ||
1.一種地址分配方法，其特征在于，所述方法包括：
雙倍速率同步動態(tài)隨機(jī)存儲器DDR控制器接收訪問請求消息，所述訪問請求消息攜帶待訪問的一段連續(xù)地址的信息；
所述DDR控制器將所述連續(xù)地址按照預(yù)設(shè)算法進(jìn)行映射以獲得映射后的地址，其中，所述映射后的地址為能按照T1：T2：…:Ts的比例分配給所述DDR控制器的s個DDR通道的地址，Tx為所述DDR控制器第x個DDR通道的位寬，x∈{1,2,......,s-1,s}，s為不小于2的正整數(shù)，所述預(yù)設(shè)算法隨所述DDR控制器的DDR通道數(shù)或者DDR通道的位寬比例而變化；
所述DDR控制器將所述映射后的地址按照T1：T2：…:Ts的比例分配給所述DDR控制器的s個DDR通道。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，當(dāng)s＝2，T1：T2＝1:2時，或者，當(dāng)s＝3，T1＝T2＝T3時，若所述s個DDR通道上的每個DDR顆粒的容量為2m字節(jié)，交織粒度為2n字節(jié)，則所述預(yù)設(shè)算法包括：
out1[n-1:0]＝in[n-1:0]；
其中，out1[x:y]表示映射后的地址的第y位到第x位地址位；in[x:y]表示輸入的第y位到第x位地址位；表示向下取整；n-1≤x≤m+1，0≤y≤m；m＞n，x、y、m和n均為正整數(shù)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，當(dāng)s＝2，T1：T2＝1:2時，所述DDR控制器將所述映射后的地址按照T1：T2：…:Ts的比例分配給所述DDR控制器的s個DDR通道，包括：
當(dāng)out1[n]＝a1時，所述DDR控制器選擇第1個DDR通道，給所述第1個DDR通道分配的地址為：
out2[n-1:0]＝out1[n-1:0]；
out2[m-1:n]＝out1[m+1:n+2]；
當(dāng)out1[n]＝a2時，所述DDR控制器選擇第2個DDR通道，給所述第2個DDR通道分配的地址為：
out2[n-1:0]＝out1[n-1:0]；
out2[m:n]＝out1[m+1:n+1]；
其中，a1＝0或者1，a2＝0或者1，a1≠a2，并且所述映射后的地址中out1[n]＝a1的個數(shù)：out1[n]＝a2的個數(shù)＝1：2，out2[x:y]表示分配的地址的第y位到第x位地址位；n-1≤x≤m+1，0≤y≤m；m＞n，x、y、m和n均為正整數(shù)。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，當(dāng)s＝3，T1＝T2＝T3時，所述DDR控制器將所述映射后的地址按照T1：T2：…:Ts的比例分配給所述DDR控制器的s個DDR通道，包括：
當(dāng)out1[n]＝a1時，所述DDR控制器選擇第x1個DDR通道，給所述第x1個DDR通道分配的地址為：
out2[n-1:0]＝out1[n-1:0]；
out2[m-1:n]＝out1[m+1:n+2]；
當(dāng)out1[n]＝a2，out1[n+1]＝b1時，所述DDR控制器選擇第x2個DDR通道，給所述第x2個DDR通道分配的地址為：
out2[n-1:0]＝out1[n-1:0]；
out2[m-1:n]＝out1[m+1:n+2]；
當(dāng)out1[n]＝a2，out1[n+1]＝b2時，所述DDR控制器選擇第x3個DDR通道，給所述第x3個DDR通道分配的地址為：
out2[n-1:0]＝out1[n-1:0]；
out2[m-1:n]＝out1[m+1:n+2]；
其中，a1＝0或者1，a2＝0或者1，a1≠a2，并且所述映射后的地址中out1[n]＝a1的個數(shù)：out1[n]＝a2的個數(shù)＝1：2；b1＝0或者1，b2＝0或者1，b1≠b2；x1＝1、2或者3，x2＝1、2或者3，x3＝1、2或者3，x1≠x2≠x3；out2[x:y]表示分配的地址的第y位到第x位地址位；n-1≤x≤m+1，0≤y≤m；m＞n，x、y、m和n均為正整數(shù)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華為技術(shù)有限公司，未經(jīng)華為技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610081113.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
