[發明專利]一種485接口電路的低功耗控制方法

有效

• 申請號: 201610080327.3
• 申請日: 2016-02-05
• 公開（公告）號: CN105721171B
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 吳允平;蘇偉達;李汪彪;王廷銀;蔡聲鎮;郎毅
• 申請（專利權）人: 福建師范大學
• 主分類號: H04L12/12
• 分類號: H04L12/12
• 代理公司: 福州君誠知識產權代理有限公司 35211
• 代理人: 戴雨君

本發明涉及在一種具有485接口的終端實現485接口電路的低功耗控制方法。終端由微處理器、電源模塊、RS485器件和其它功能電路組成，微處理器的串口收發兩端分別和RS485器件串口相連，微處理器的兩個IO引腳分別和RS485器件的DE2、RE2相連。微處理器內部設置有485串口結構體、定時器T1和定時器T2，當T1中斷發生時，會判斷接收是否完成并據此決定進行后續數據處理，當T2中斷發生時，首先檢查RS485狀態，并根據RS485當前狀態，控制改變RS485或進入休眠態、或進入接收態。采用本發明可實現485接口芯片在三種狀態中以間歇模式工作，從而有效降低485接口電路功耗。

技術領域

本發明涉及一種485接口電路，特別是涉及一種485接口電路的低功耗控制方法。

背景技術

485總線因其具有較強的抗干擾能力、良好的可靠性能等優點，適合應用于中長距離通信而在許多領域得到了廣泛應用。485接口器件的性能指標也隨著生產技術工藝的發展而提高，特別是在靜電放電（ESD）、電氣快速瞬態性能（EFT）等方面，因此，在滿足具體應用需求的條件下，485接口器件的功耗已成為本領域技術人員器件選型的重要考量。公認降低485接口器件功耗的有效方案是：選用低功耗CMOS驅動器、降低電源電壓、縮小IC的最小特征尺寸、防止邏輯電路的無用空翻和器件休眠技術等，特別近幾年，這些方面已有了長足進步，器件廠商還提供通過對485器件兩個引腳DE（發送使能）和RE（接收使能）實現對器件工作模式的設定，進入或發送狀態、或接收狀態、或休眠狀態，從而達到降接口器件功耗的目的。但RS-485只對接口的電氣特性做了規定，并不涉及接插件、電纜或協議，在具體應用時，用戶往往需要建立自己的通信協議，MODBUS協議就是一種比較流行的傳輸協議；2013年4月《電子世界》的“發射控制系統RS-485網絡可靠性及低功耗設計研究”一文進一步指出短報文發送也有利于降低485接口功耗。

因此，如何設計合理的報文協議和控制策略，從而發揮485接口器件的硬件特性，達到有效降低RS-485接口器件功耗的應用效果，無疑是很有意義的一項研究。

發明內容

本發明的目的是為具有485接口的終端提供一種485接口電路的低功耗控制方法。

為達到上述目的，本發明的設計技術方案是：

一種具有485接口的終端，由微處理器101、電源模塊102、RS485器件103和其它功能電路104組成，電源模塊102分別和微處理器101、RS485器件103、其它功能電路104相連；微處理器101和其它功能電路104、RS485器件103相連。所述的微處理器101微處理器101的串口收發兩端RX1端和TX1端分別和RS485器件103的TX2端和RX2端相連。所述的微處理器101與RS485器件103相連，是指微處理器101的兩個IO引腳DE1和RE1還分別與RS485器件103的DE2、RE2相連。所述RS485器件103，是一個半雙工的接口器件，有三種狀態：發送態、接收態、休眠態。所述微處理器101，內部設置有485串口結構體，由n字節的接收緩沖區、接收緩存區序號單元、接收限時計時器（單位：毫秒）、發送限時計時器（單位：毫秒）、當前狀態組成。

當RS485器件103處于接收狀態，所述微處理器101在收到一個字節數據后會進入到串口接收中斷服務程序，在服務程序中把485串口結構體中的當前狀態保持設置為接收態，同時對接收限時計時器賦值一個設定的值，范圍：2～250；

當要通過RS485器件103發送數據時，所述微處理器101首先通過兩個IO引腳（DE1和RE1）控制RS485器件103進入發送狀態，然后再發送數據，接著把485串口結構體中的當前狀態設置為發送態，同時對發送限時計時器賦值一個設定的值，范圍：2～250。