[發(fā)明專利]非易失性存儲電路及其讀、寫、存儲和恢復方法

有效

• 申請?zhí)枺?/td>: 201610079734.2
• 申請日: 2016-02-03
• 公開（公告）號: CN107039078B
• 公開（公告）日: 2019-09-27
• 發(fā)明（設計）人: 劉盼盼;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/10;G11C11/413;G11C13/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種非易失性存儲電路，其特征在于，包括：靜態(tài)隨機存取存儲電路和阻變式存儲電路；其中，

所述靜態(tài)隨機存取存儲電路包括：

雙穩(wěn)態(tài)鎖存單元，具有第一鎖存點和第二鎖存點，所述第一鎖存點和第二鎖存點所存儲的數(shù)據(jù)相反；

第一傳輸單元，其第一端連接第一位線，其第二端連接所述第一鎖存點，其控制端連接字線，所述第一傳輸單元在所述字線的控制下導通或關斷；

第二傳輸單元，其第一端連接第二位線，其第二端連接所述第二鎖存點，其控制端連接字線，所述第二傳輸單元在所述字線的控制下導通或關斷；

所述阻變式存儲電路包括：控制單元、第一阻變式存儲單元和第二阻變式存儲單元；其中，

所述控制單元的第一輸入端輸入有第一開關控制信號，所述控制單元的第二輸入端連接所述第一鎖存點，所述控制單元的輸出端連接所述第一阻變式存儲單元的第一端和所述第二阻變式存儲單元的第一端，所述控制單元在所述第一開關控制信號的控制下導通或關斷；

所述第一阻變式存儲單元的第二端連接所述第二位線；

所述第二阻變式存儲單元的第二端連接所述第一位線。

2.如權利要求1所述的非易失性存儲電路，其特征在于，在所述第一開關控制信號的控制下，所述控制單元適于控制所述第一阻變式存儲單元和/或第二阻變式存儲單元接收并存儲所述第一鎖存點所存儲的數(shù)據(jù)，或者控制所述第一阻變式存儲單元和/或第二阻變式存儲單元將所存儲的數(shù)據(jù)恢復至所述第一鎖存點。

3.如權利要求1所述的非易失性存儲電路，其特征在于，所述控制單元包括：第一NMOS晶體管，所述第一NMOS晶體管的柵極、源極和漏極分別連接所述控制單元的第一輸入端、第二輸入端和輸出端。

4.如權利要求1所述的非易失性存儲電路，其特征在于，所述雙穩(wěn)態(tài)鎖存單元包括：第二NMOS晶體管、第三NMOS晶體管、第一PMOS晶體管和第二PMOS晶體管；其中，

所述第二NMOS晶體管的柵極連接所述第一PMOS晶體管的柵極，并連接所述第三NMOS晶體管的漏極以及所述第二PMOS晶體管的漏極，所述第二NMOS晶體管的源極接地，所述第二NMOS晶體管的漏極連接所述第一PMOS晶體管的漏極，并連接所述第三NMOS晶體管的柵極以及所述第二PMOS晶體管的柵極；

所述第三NMOS晶體管的源極接地；

所述第一PMOS晶體管的源極連接電源；

所述第二PMOS晶體管的源極連接電源；

所述第二NMOS晶體管的漏極連接所述第一鎖存點；

所述第三NMOS晶體管的漏極連接所述第二鎖存點。

5.如權利要求1所述的非易失性存儲電路，其特征在于，所述第一傳輸單元包括：第四NMOS晶體管，所述第四NMOS晶體管的柵極連接所述字線，所述第四NMOS晶體管的源極連接所述第一位線，所述第四NMOS晶體管的漏極連接所述第一鎖存點。

6.如權利要求1所述的非易失性存儲電路，其特征在于，所述第二傳輸單元包括：第五NMOS晶體管，所述第五NMOS晶體管的柵極連接所述字線，所述第五NMOS晶體管的源極連接所述第二位線，所述第五NMOS晶體管的漏極連接所述第二鎖存點。

7.一種權利要求1至6任一項所述的非易失性存儲電路的讀方法，其特征在于，包括：

利用所述第一開關控制信號控制所述控制單元關斷，并利用所述字線控制所述第一傳輸單元和所述第二傳輸單元導通，所述第一位線和第二位線分別讀取所述第一鎖存點和第二鎖存點存儲的數(shù)據(jù)。

8.一種權利要求1至6任一項所述的非易失性存儲電路的寫方法，其特征在于，包括：

利用所述第一開關控制信號控制所述控制單元導通，利用所述字線控制所述第一傳輸單元和所述第二傳輸單元導通，所述第一位線上的數(shù)據(jù)被寫入所述第一鎖存點，所述第二位線上的數(shù)據(jù)被寫入所述第二鎖存點；

并且/或者，所述第一阻變式存儲單元和/或所述第二阻變式存儲單元將其存儲的數(shù)據(jù)寫入所述第一鎖存點。