[發明專利]鰭式場效應晶體管及其形成方法

有效

• 申請號: 201610079724.9
• 申請日: 2016-02-03
• 公開（公告）號: CN107039519B
• 公開（公告）日: 2019-12-03
• 發明（設計）人: 王彥;韓秋華;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 吳敏<國際申請>=<國際公布>=<進入國

一種鰭式場效應晶體管及其形成方法，其中方法包括：提供半導體襯底，所述半導體襯底上具有隔離層；在所述隔離層上由下到上依次形成犧牲層和圖形化的掩膜層；以所述圖形化的掩膜層為掩膜刻蝕所述犧牲層直至暴露出隔離層的表面，在所述犧牲層中形成溝槽，所述溝槽的側壁形成有若干對溝槽凸起，每對溝槽凸起分別位于溝槽兩側側壁；形成填充滿所述溝槽的鰭部，所述溝槽凸起內形成鰭部凸起；形成所述鰭部后，去除所述犧牲層和圖形化的掩膜層。所述方法能夠增強柵極結構的電場控制能力降低，改善短溝道效應。

技術領域

本發明涉及半導體制造領域，尤其涉及一種鰭式場效應晶體管及其形成方法。

背景技術

MOS晶體管是現代集成電路中最重要的元件之一。MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構，位于柵極結構兩側半導體襯底內的源漏區。MOS晶體管通過在柵極結構施加電壓，調節通過柵極結構底部溝道的電流來產生開關信號。

隨著半導體技術的發展，傳統的平面式的MOS晶體管對溝道電流的控制能力變弱，造成嚴重的漏電流。鰭式場效應晶體管(Fin FET)是一種新興的多柵器件，它一般包括凸出于半導體襯底表面的鰭部，覆蓋部分所述鰭部的頂部和側壁的柵極結構，位于柵極結構兩側的鰭部內的源漏區。

形成鰭式場效應晶體管的方法包括：提供半導體襯底，所述半導體襯底表面具有凸起的鰭部和橫跨所述鰭部的柵極結構，所述柵極結構覆蓋部分所述鰭部的頂部表面和側壁；在柵極結構兩側側壁表面形成側墻；以側墻和柵極結構為掩膜對柵極結構兩側的鰭部進行離子注入形成重摻雜的源漏區。

然而，現有技術形成的鰭式場效應晶體管的性能有待提高。

發明內容

本發明解決的問題是提供一種鰭式場效應晶體管及其形成方法，避免柵極結構電場控制能力降低，短溝道效應嚴重。

為解決上述問題，本發明提供一種鰭式場效應晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底上具有隔離層；在所述隔離層上由下到上依次形成犧牲層和圖形化的掩膜層；以所述圖形化的掩膜層為掩膜刻蝕所述犧牲層直至暴露出隔離層的表面，在所述犧牲層中形成溝槽，所述溝槽的側壁形成有若干對溝槽凸起，每對溝槽凸起分別位于溝槽兩側側壁；形成填充滿所述溝槽的鰭部，所述溝槽凸起內形成鰭部凸起；形成所述鰭部后，去除所述犧牲層和圖形化的掩膜層。

可選的，當所述溝槽具有一對溝槽凸起時，形成所述溝槽的步驟為：以所述圖形化的掩膜層為掩膜，向下刻蝕所述犧牲層，在所述犧牲層中形成第一凹槽；在所述第一凹槽的內壁形成第一保護層后，沿著所述第一凹槽向下刻蝕第一保護層和犧牲層，在向下刻蝕犧牲層的同時橫向刻蝕犧牲層，在第一凹槽的底部形成向外側突出的第一開口；在所述第一凹槽和第一開口的內壁形成第二保護層；沿著第一凹槽和第一開口向下刻蝕第二保護層和犧牲層直至暴露出隔離層的表面，在所述第一開口的底部形成第二凹槽；去除所述第一保護層和第二保護層。

可選的，當所述溝槽具有兩對溝槽凸起時，形成所述溝槽的步驟為：以所述圖形化的掩膜層為掩膜，向下刻蝕所述犧牲層，在所述犧牲層中形成第一凹槽；在所述第一凹槽的內壁形成第一保護層后，沿著所述第一凹槽向下刻蝕第一保護層和犧牲層，在向下刻蝕犧牲層的同時橫向刻蝕犧牲層，在第一凹槽的底部形成向外側突出的第一開口；在所述第一凹槽和第一開口的內壁形成第二保護層；沿著第一凹槽和第一開口向下刻蝕第二保護層和犧牲層，在所述第一開口的底部形成第二凹槽；在所述第一凹槽、第一開口和第二凹槽的內壁形成第三保護層后，沿著所述第一凹槽、第一開口和第二凹槽向下刻蝕第三保護層和犧牲層，在向下刻蝕犧牲層的同時橫向刻蝕犧牲層，在第二凹槽的底部形成向外側突出的第二開口；在所述第一凹槽、第一開口、第二凹槽和第二開口的內壁形成第四保護層；沿著第一凹槽、第一開口、第二凹槽和第二開口向下刻蝕第四保護層和犧牲層直至暴露出隔離層的表面，在所述第二開口的底部形成第三凹槽；去除所述第一保護層、第二保護層、第三保護層和第四保護層。