[發(fā)明專利]串口抗干擾數(shù)字電路以及LED顯示驅(qū)動(dòng)用接收卡

有效

• 申請(qǐng)?zhí)枺?/td>: 201610077936.3
• 申請(qǐng)日: 2016-02-03
• 公開（公告）號(hào): CN105761666B
• 公開（公告）日: 2018-06-26
• 發(fā)明（設(shè)計(jì)）人: 王伙榮;劉德福
• 申請(qǐng)（專利權(quán)）人: 西安諾瓦電子科技有限公司
• 主分類號(hào): G09G3/32
• 分類號(hào): G09G3/32
• 代理公司: 深圳精智聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 44393
• 代理人: 鄧鐵華

1.一種串口抗干擾數(shù)字電路，用于抑制串口通訊時(shí)的干擾；其特征在于，包括：第一比較器、第二比較器、第一加法器、第二加法器、第一選擇器、第二選擇器、第三選擇器、第一寄存器以及第二寄存器；其中，

所述第一比較器的第一輸入端接收第一閾值以及第二輸入端連接所述第一寄存器的輸出端；

所述第二比較器的第一輸入端接收第二閾值以及第二輸入端連接所述第一寄存器的所述輸出端；

所述第一加法器的第一輸入端連接所述第一比較器的輸出端以及第二輸入端連接所述第一寄存器的所述輸出端；

所述第二加法器的第一輸入端連接所述第二比較器的輸出端以及第二輸入端連接所述第一寄存器的所述輸出端；

所述第一選擇器的第一輸入端連接所述第一加法器的輸出端、第二輸入端連接所述第二加法器的輸出端、以及控制端用于接收輸入的串行數(shù)據(jù)；

所述第一寄存器的輸入端連接所述第一選擇器的輸出端且具有復(fù)位端；

所述第二選擇器的第一輸入端接收第一電平值、第二輸入端連接所述第二寄存器的輸出端、以及控制端連接所述第一比較器的所述輸出端；

所述第三選擇器的第一輸入端接收第二電平值、第二輸入端連接所述第二選擇器的輸出端、以及控制端連接所述第二比較器的所述輸出端；以及

所述第二寄存器的輸入端連接所述第三選擇器的輸出端以及所述第二寄存器的所述輸出端作為結(jié)果輸出端用于輸出處理后的串行數(shù)據(jù)。

2.如權(quán)利要求1所述的串口抗干擾數(shù)字電路，其特征在于，所述第一閾值為0，所述第一電平值為0，且所述第二電平值為1。

3.如權(quán)利要求2所述的串口抗干擾數(shù)字電路，其特征在于，所述第二閾值為255，所述第一比較器為9bit比較器，所述第二比較器為8bit比較器。

4.一種LED顯示驅(qū)動(dòng)用接收卡，包括配置有串口的可編程邏輯器件；其特征在于，所述LED顯示驅(qū)動(dòng)用接收卡還包括如權(quán)利要求1至3任意一項(xiàng)所述的串口抗干擾數(shù)字電路，且所述串口抗干擾數(shù)字電路電連接所述可編程邏輯器件的所述串口以接收輸入的串行數(shù)據(jù)并輸出處理后的串行數(shù)據(jù)至所述可編程邏輯器件。

5.如權(quán)利要求4所述的LED顯示驅(qū)動(dòng)用接收卡，其特征在于，所述可編程邏輯器件為FPGA。

6.如權(quán)利要求4所述的LED顯示驅(qū)動(dòng)用接收卡，其特征在于，所述串口為UART口。