[發明專利]串口抗干擾數字電路以及LED顯示驅動用接收卡有效
| 申請號： | 201610077936.3 | 申請日： | 2016-02-03 |
| 公開（公告）號： | CN105761666B | 公開（公告）日： | 2018-06-26 |
| 發明（設計）人： | 王伙榮;劉德福 | 申請（專利權）人： | 西安諾瓦電子科技有限公司 |
| 主分類號： | G09G3/32 | 分類號： | G09G3/32 |
| 代理公司： | 深圳精智聯合知識產權代理有限公司 44393 | 代理人： | 鄧鐵華 |
| 地址： | 710075 陜西省西安市高新*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 數字電路 串口 抗干擾 接收卡 串口通訊 驅動 連接關系 比較器 寄存器 加法器 選擇器 應用 | ||
1.一種串口抗干擾數字電路，用于抑制串口通訊時的干擾；其特征在于，包括：第一比較器、第二比較器、第一加法器、第二加法器、第一選擇器、第二選擇器、第三選擇器、第一寄存器以及第二寄存器；其中，
所述第一比較器的第一輸入端接收第一閾值以及第二輸入端連接所述第一寄存器的輸出端；
所述第二比較器的第一輸入端接收第二閾值以及第二輸入端連接所述第一寄存器的所述輸出端；
所述第一加法器的第一輸入端連接所述第一比較器的輸出端以及第二輸入端連接所述第一寄存器的所述輸出端；
所述第二加法器的第一輸入端連接所述第二比較器的輸出端以及第二輸入端連接所述第一寄存器的所述輸出端；
所述第一選擇器的第一輸入端連接所述第一加法器的輸出端、第二輸入端連接所述第二加法器的輸出端、以及控制端用于接收輸入的串行數據；
所述第一寄存器的輸入端連接所述第一選擇器的輸出端且具有復位端；
所述第二選擇器的第一輸入端接收第一電平值、第二輸入端連接所述第二寄存器的輸出端、以及控制端連接所述第一比較器的所述輸出端；
所述第三選擇器的第一輸入端接收第二電平值、第二輸入端連接所述第二選擇器的輸出端、以及控制端連接所述第二比較器的所述輸出端；以及
所述第二寄存器的輸入端連接所述第三選擇器的輸出端以及所述第二寄存器的所述輸出端作為結果輸出端用于輸出處理后的串行數據。
2.如權利要求1所述的串口抗干擾數字電路，其特征在于，所述第一閾值為0，所述第一電平值為0，且所述第二電平值為1。
3.如權利要求2所述的串口抗干擾數字電路，其特征在于，所述第二閾值為255，所述第一比較器為9bit比較器，所述第二比較器為8bit比較器。
4.一種LED顯示驅動用接收卡，包括配置有串口的可編程邏輯器件；其特征在于，所述LED顯示驅動用接收卡還包括如權利要求1至3任意一項所述的串口抗干擾數字電路，且所述串口抗干擾數字電路電連接所述可編程邏輯器件的所述串口以接收輸入的串行數據并輸出處理后的串行數據至所述可編程邏輯器件。
5.如權利要求4所述的LED顯示驅動用接收卡，其特征在于，所述可編程邏輯器件為FPGA。
6.如權利要求4所述的LED顯示驅動用接收卡，其特征在于，所述串口為UART口。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安諾瓦電子科技有限公司，未經西安諾瓦電子科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610077936.3/1.html，轉載請聲明來源鉆瓜專利網。
