[發明專利]一種數字預失真功放線性化裝置及其計算方法

在審

• 申請號: 201610074506.6
• 申請日: 2016-02-03
• 公開（公告）號: CN107040221A
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 杜清海
• 申請（專利權）人: 福建省北峰電訊科技有限公司
• 主分類號: H03F1/32
• 分類號: H03F1/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及通信技術領域，具體為一種數字預失真功放線性化裝置及其計算方法。

背景技術

數字預失真功放線性化的方法是功放線性化的一種方法。主要用于消除射頻功放的非線性失真，改善調制信號的矢量誤差和鄰道功率泄露。是線性調制系統和多載波系統中必需的核心技術。

目前比較成熟的線性化技術有下面幾種：

第一種是較早的模擬笛卡爾環路負反饋線性化技術，其預失真單元是模擬誤差比較放大器。模擬笛卡爾環技術成熟，線性化效果好，功放峰值功率甚至可以推到飽和點，效率非常高，電路也非常簡單。缺點是電路的延時和相移限制了其工作帶寬在幾十kHz左右，寬帶應用環路會自激崩潰。

第二種是射頻前饋技術，其預失真單元是模擬的射頻電路。把矢量信號用極坐標表示，分解為模和相位。技術成熟，線性化效果好，帶寬較寬滿足工程上的需求。缺點是物料的一致性問題，生產過程需要經驗豐富的工程師對每個產品做調試；物料隨著溫度和時間的變化，性能指標偏移下降。

第三種是現有DPD數字預失真線性化技術，其預失真單元在DSP或者FPGA中實現。解決了射頻前饋技術的穩定性問題，能實現20MHz調制信號帶寬，比笛卡爾環寬得多。缺點是只能提供20-30dB的ACP校正能力，功放PA特性建模非常復雜，要用高速的DSP或FPGA來做運算單元。

發明內容

本發明的目的在于提供一種數字預失真功放線性化裝置及其計算方法，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：一種數字預失真功放線性化裝置，包括基帶IQ，所述基帶IQ與DSP、IQ調制器、前向衰減器、功放、耦合器和天線構成前向鏈電路，且基帶IQ電連接DSP，DSP電連接IQ調制器，IQ調制器電連接前向衰減器，前向衰減器電連接功放，功放電連接耦合器，耦合器電連接天線，所述耦合器與反向放大器、IQ解調器和DSP構成反向鏈電路，所述耦合器電連接反向放大器，反向放大器電連接IQ解調器，IQ解調器電連接DSP，所述DSP電連接有本振，所述本振分別與IQ調制器和IQ解調器電連接。

一種數字預失真功放線性化的計算方法，包括以下步驟：

S1：軟件算法在硬件載體DSP中運行，基帶調制信號IQ 模塊經過 DPD數字預失真模塊做預失真處理后，輸出預失真的IQ調制信號；

S2：計算前向射頻包絡模塊通過調制信號基帶IQ模塊來計算前向射頻包絡，計算前向射頻包絡模塊輸出給相關計算、DPD預失真參數表和延遲補償三個模塊；

S3：計算反向射頻包絡模塊通過解調信號基帶IQ模塊來計算反向射頻包絡，計算反向射頻包絡輸出給相關計算模塊和誤差比較模塊，再通過相關運算模塊，把這個兩個包絡信號在時間軸上平移對齊來消除電路延時；

S4：前向射頻包絡模塊經過延遲補償后，再經誤差比較模塊得到DPD預失真參數表模塊修正值，同時設置了收斂時間模塊常數來調整功放動態調整DPD預失真參數表模塊的收斂時間；

S5：通過查找DPD預失真參數表模塊，DPD數字預失真模塊對基帶IQ信號做預失真后輸出預失真的IQ信號給硬件IQ調制器。

與現有技術相比，本發明的有益效果是：本發明不需要對功放PA做復雜的數學建模，運算量非常小。并且，在時間上可以先截取一小段包絡出來做分析，修正其中的一部分DPD預失真參數表。處理完后再取一小段包絡出來做分析，這樣對DSP處理去的處理速度則可以大大的減低。對硬件的要求降低意味著成本可以降低。

附圖說明

圖1為本發明結構元件連接框圖；

圖2為本發明軟件計算模塊連接框圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。