[發(fā)明專利]一種基于Memristor/MOSFET的可編程電路及其實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610069637.5
• 申請(qǐng)日: 2016-02-01
• 公開(kāi)（公告）號(hào): CN105551520B
• 公開(kāi)（公告）日: 2017-12-08
• 發(fā)明（設(shè)計(jì)）人: 魏榕山;李睿;林漢超;張?chǎng)蝿?/a>
• 申請(qǐng)（專利權(quán)）人: 福州大學(xué)
• 主分類(lèi)號(hào): G11C13/00
• 分類(lèi)號(hào): G11C13/00;G11C14/00
• 代理公司: 福州元?jiǎng)?chuàng)專利商標(biāo)代理有限公司35100
• 代理人: 蔡學(xué)俊

技術(shù)領(lǐng)域

本發(fā)明涉及可編程芯片領(lǐng)域，特別是一種基于Memristor/MOSFET的可編程電路及其實(shí)現(xiàn)方法。

背景技術(shù)

可編程芯片在目前市場(chǎng)中應(yīng)用十分廣泛，它通過(guò)軟硬件結(jié)合的方式使得工程師們可以通過(guò)軟件編程的方式改變芯片內(nèi)部的電路結(jié)構(gòu)，從而實(shí)現(xiàn)調(diào)節(jié)電路輸出頻率、帶寬、增益等功能。傳統(tǒng)的可編程芯片主要使用大量的MOSFET搭建復(fù)雜的電路系統(tǒng)，通過(guò)編程電壓控制MOSFET的開(kāi)關(guān)從而實(shí)現(xiàn)編程的目的，比如MCU、CPLD、FPGA、DSP、MPU。芯片成本與芯片面積息息相關(guān)，而傳統(tǒng)的可編程芯片電路復(fù)雜、面積巨大，造價(jià)很高，設(shè)計(jì)難度大。隨著新型微電子器件的出現(xiàn)，利用新器件和傳統(tǒng)MOS器件結(jié)合研發(fā)高性能可編程電路成為目前微電子技術(shù)發(fā)展的一個(gè)重要研究方向。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的是提出一種基于Memristor/MOSFET的可編程電路及其實(shí)現(xiàn)方法，電路結(jié)構(gòu)簡(jiǎn)單，通過(guò)憶阻器與MOS管結(jié)合使用，使編程電壓能夠產(chǎn)生改變憶阻器阻值的穩(wěn)定電流，發(fā)揮憶阻器阻值可變及非易失特性，達(dá)到可編程的效果。

本發(fā)明的電路采用以下方案實(shí)現(xiàn)：一種基于Memristor/MOSFET的可編程電路，包括憶阻器阻值控制模塊、憶阻器、系統(tǒng)電路；所述憶阻器阻值控制模塊包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4，所述第一NMOS管M1的柵極與所述第一NMOS管M1的漏極、所述第二NMOS管M2的柵極相連并作為所述憶阻器阻值控制模塊的第一編程輸入端口，所述第三NMOS管M3的柵極與所述第四NMOS管M4的柵極、所述第四NMOS管M4的漏極相連并作為所述憶阻器阻值控制模塊的第二編程輸入端口，所述第一NMOS管M1的源極與所述第三NMOS管M3的漏極相連并作為所述憶阻器阻值控制模塊的加阻值輸出端口，所述第二NMOS管M2的漏極與所述第四NMOS管M4的源極相連并作為所述憶阻器阻值控制模塊的減阻值輸出端口，所述第二NMOS管M2的源極與所述第三NMOS管M3的源極均接地；所述憶阻器阻值控制模塊的第一編程輸入端口與第二編程輸入端口用以接入編程電壓，所述憶阻器阻值控制模塊的加阻值輸出端口與減阻值輸出端口分別與所述憶阻器的兩端相連，所述憶阻器的兩端分別連接至所述系統(tǒng)電路的兩個(gè)輸入端口。

進(jìn)一步地，所述第一NMOS管M1、第四NMOS管M4均采用二極管連接方式。

本發(fā)明的方法采用以下方案實(shí)現(xiàn)：將輸入編程電壓輸入所述憶阻器阻值控制模塊的第一編程輸入端口以及第二編程輸入端口，分別控制第一NMOS管M1、第二NMOS管M2以及第三NMOS管M3、第四NMOS管M4的關(guān)斷與電流的流向，采用脈沖對(duì)所述憶阻器進(jìn)行編程，其中脈沖幅度、周期及占空比根據(jù)系統(tǒng)電路需求來(lái)調(diào)整。

進(jìn)一步地，所述第一NMOS管M1與所述第四NMOS管M4采用二極管連接方式，用以使第一NMOS管M1、第四NMOS管M4始終工作在飽和區(qū)，其電流不隨漏源電壓改變而變化，其中電流值的計(jì)算采用下式：

其中，I_D為NMOS管的漏極電流，u_n為電子遷移速率，C_ox為單位面積氧化層電容，W為溝道寬度，L為溝道的長(zhǎng)度，V_GS為NMOS管柵源極之間的電壓，V_TH為NMOS管的閾值電壓。

進(jìn)一步地，所述第一編程輸入端與所述第二編程輸入端輸入的編程電壓V₁,V₂提供NMOS管的工作電壓。

憶阻器作為新一代電子器件，以其可記憶電阻和納米級(jí)別尺寸等優(yōu)點(diǎn)備受關(guān)注。憶阻器具有結(jié)構(gòu)簡(jiǎn)單、同CMOS電路兼容性良好、可集成性高、功耗低等優(yōu)勢(shì)，在高密度非易失性存儲(chǔ)器、人工智能、圖像處理、邏輯運(yùn)算、RFID、云計(jì)算、模擬神經(jīng)元突觸、控制系統(tǒng)、信號(hào)處理等方面有巨大的應(yīng)用潛能。其中憶阻器的模型如圖1所示。

憶阻器某時(shí)刻的電阻與之前流過(guò)的電流有關(guān)，內(nèi)部結(jié)構(gòu)表現(xiàn)為摻雜區(qū)和非摻雜區(qū)的比例決定其當(dāng)前的阻值。用x表示摻雜區(qū)與非摻雜區(qū)邊界的位置，D表示氧化鈦層的寬度；R_on與R_off為模型在開(kāi)啟狀態(tài)即氧化物全為T(mén)iO_2-n和關(guān)斷狀態(tài)即氧化物全為T(mén)iO₂時(shí)的電阻。憶阻器某時(shí)刻摻雜區(qū)與非摻雜邊界的位置x與流經(jīng)的電流相關(guān),同時(shí)x的值決定了此刻的阻值，相關(guān)公式如下：

x(t)＝∫ki(t)f(x)dt，f(x)為窗函數(shù)；