[發(fā)明專利]化學機械拋光工藝后光刻對準標記的制作方法

有效

• 申請?zhí)枺?/td>: 201610065798.7
• 申請日: 2016-01-29
• 公開（公告）號: CN105529322B
• 公開（公告）日: 2018-04-17
• 發(fā)明（設(shè)計）人: 李偉峰;王雷;王哲獻
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司31211
• 代理人: 欒美潔

技術(shù)領(lǐng)域

本發(fā)明涉及半導體集成電路制造工藝領(lǐng)域，特別涉及一種在化學機械拋光工藝后制作光刻對準標記的方法。

背景技術(shù)

為了使器件的性能更加優(yōu)化，通常要求器件具有更加平坦的場域(Active Field,以下簡稱ACT)。在涉及淺溝槽隔離(Shallow Trench Isolation，以下簡稱STI)工藝的器件前段制程中，采用化學機械拋光(Chemical Mechanical Polishing,以下簡稱CMP)主要是將晶圓表面的氧化層磨平并停止在氮化硅層上。然而，采用一般工藝的CMP制程后晶圓表面仍然會有一些高低起伏的圖案，如圖1所示，而采用改進后的CMP(簡稱D-CMP)制程后，晶圓表面會十分平坦，如圖2所述，雖然這種D-CMP工藝可以改善器件表面的平坦度，但是同時也給后續(xù)的光刻工藝造成了對準困難的問題。

眾所周知，對準是評價光刻工藝好壞的一個重要指標，它會限制集成精度，因而會限制電路性能。光刻對準的精確度和光刻對準標記的好壞密切相關(guān)，而光刻對準標記的好壞直接取決于光刻對準標記本身的光波差(即對準標記的高低差)。因此，為了使CMP制程之后的光刻工藝有精確的對準，通常會再進行一次光刻、刻蝕工藝打開光刻對準標記的區(qū)域，可是這樣就增加了產(chǎn)品的制造成本和時間，對生產(chǎn)者各方都是不愿意看到的情況。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種化學機械拋光工藝后光刻對準標記的制作方法，不但可以保證后續(xù)光刻工藝的精確對準，而且可以降低生產(chǎn)成本，縮短制造時間。

為解決上述技術(shù)問題，本發(fā)明提供了化學機械拋光工藝后光刻對準標記的制作方法，在半導體集成電路的單元區(qū)域進行光刻、刻蝕形成注入工藝層時，利用光刻和刻蝕在半導體集成電路的光刻對準標記區(qū)域打開前層的光刻對準標記。

進一步的改進是，上述制作方法包括如下步驟：

步驟1，利用化學機械拋光工藝將半導體集成電路中淺溝槽隔離形成的氧化層磨平至氮化層；

步驟2，在半導體集成電路的氮化層表面形成光刻膠阻擋層，利用光刻、刻蝕在單元區(qū)域內(nèi)形成注入工藝層，同時利用光刻和刻蝕工藝在光刻對準標記區(qū)域打開前層的光刻對準標記。

進一步的改進是，步驟1中，在化學機械拋光后的半導體集成電路表面的氮化層上淀積氧化層，然后再進行步驟2，在氧化層上形成光刻膠阻擋層并進行光刻、刻蝕工藝。

進一步的改進是，步驟2之后，去除單元區(qū)域和光刻對準標記區(qū)域的氮化層，在半導體集成電路表面先淀積介質(zhì)膜，再淀積多晶硅，形成后續(xù)光刻工藝使用的對準標記。

進一步的改進是，所述介質(zhì)膜為氧化層-氮化層-氧化層。

進一步的改進是，所述化學機械拋光包括表面平坦化的CMP工藝、淺溝槽隔離的CMP工藝。

本發(fā)明形成光刻對準標記的方法不需要單獨增加直接打開光刻對準標記的工藝，而是利用單元區(qū)域中形成后道注入層所需的光刻、刻蝕工藝來同時形成光刻對準標記，不但可以獲得良好的光刻對準標記，改善后續(xù)光刻工藝的對準精度，而且簡化了制作工藝，降低了生產(chǎn)成本。

附圖說明

圖1為現(xiàn)有的采用一般工藝的CMP制程后形成的樣品圖；

圖2為現(xiàn)有的采用改進工藝的CMP制程后形成的樣品圖；

圖3至圖6為本發(fā)明的光刻對準標記制作方法中半導體集成電路的截面示意圖，所述半導體集成電路包括單元區(qū)域、外圍電路區(qū)域和光刻對準標記區(qū)域；

圖7為圖5圓圈處的樣品圖；

圖8為圖6圓圈處的樣品圖，也是本發(fā)明實施例最終的光刻對準標記的樣品圖。

具體實施方式

下面結(jié)合附圖與具體實施方式對本發(fā)明作進一步詳細的說明。

本發(fā)明提供的化學機械拋光工藝后光刻對準標記的制作方法是在半導體集成電路的單元區(qū)域進行光刻、刻蝕形成注入工藝層時，利用光刻和刻蝕工藝打開前層的光刻對準標記。

較佳的實施例中，制作方法的具體步驟如下：

步驟1，利用化學機械拋光工藝將半導體集成電路中淺溝槽隔離形成的氧化層5磨平至氮化層4；

如圖3所示，半導體集成電路包括單元區(qū)域(cell)、外圍電路區(qū)域(Peripheral)和光刻對準標記區(qū)域(PH Mark area)，其中襯底1上形成有襯墊氧化層2，襯墊氧化層2上形成有多晶硅層3，多晶硅層3上形成有氮化層4；

步驟2，再次淀積氧化層6，如圖4所示；