[發明專利]陣列基板的制作方法

有效

• 申請號: 201610065012.1
• 申請日: 2016-01-29
• 公開（公告）號: CN105679705B
• 公開（公告）日: 2018-10-26
• 發明（設計）人: 李繼祿;賀超
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77
• 代理公司: 深圳市德力知識產權代理事務所 44265
• 代理人: 林才桂

1.一種陣列基板的制作方法，其特征在于，包括如下步驟：

步驟1、提供一基板(10)，在所述基板(10)上定義出NMOS區與PMOS區，在所述基板10上沉積第一金屬層，通過光刻制程對所述第一金屬層進行圖形化處理，得到位于NMOS區的第一遮光層(21)及位于PMOS區的第二遮光層(22)；

步驟2、在所述第一遮光層(21)、第二遮光層(22)、及基板(10)上形成緩沖層(30)，在所述緩沖層(30)上沉積非晶硅層，采用低溫結晶工藝將所述非晶硅層轉化為多晶硅層，通過光刻制程對所述多晶硅層進行圖形化處理，得到位于NMOS區的第一多晶硅層(40)、及位于PMOS區的第二多晶硅層(90)；

步驟3、在所述第一多晶硅層(40)、第二多晶硅層(90)、及緩沖層(30)上沉積柵極絕緣層(51)，在所述柵極絕緣層(51)上沉積第二金屬層，通過光刻制程對所述第二金屬層進行圖形化處理，得到分別對應于第一多晶硅層(40)與第二多晶硅層(90)上方的第一柵極(52)與第二柵極(93)；

以所述第一柵極(52)、第二柵極(93)為光罩對所述第一多晶硅層(40)的兩端及第二多晶硅層(90)的兩端進行N型重摻雜，得到分別位于所述第一多晶硅層(40)兩側的兩第一N型重摻雜區(41)、及分別位于所述第二多晶硅層(90)兩側的兩第二N型重摻雜區(92)；

步驟4、在第一柵極(52)、第二柵極(93)、及柵極絕緣層(51)上涂布光阻層(31)，采用一半色調光罩對所述光阻層(31)進行圖形化處理，在所述光阻層(31)上對應所述兩第一N型重摻雜區(41)的內側形成兩凹槽(32)，同時在所述光阻層(31)上對應所述兩第二N型重摻雜區(92)形成兩第一通孔(33)；以所述光阻層(31)為掩膜，對所述兩第二N型重摻雜區(92)進行P型重摻雜；

對所述光阻層(31)進行灰化處理，使其厚度變薄，從而使所述兩凹槽(32)轉化為兩第二通孔(34)；以所述光阻層(31)為掩膜，對所述兩第一N型重摻雜區(41)上對應于兩第二通孔(34)的部分進行P型重摻雜，通過P型離子對N型離子的中和，使得該部分區域轉化為N型輕摻雜區(43)；同時對所述兩第二N型重摻雜區(92)進行P型重摻雜，使得所述兩第二N型重摻雜區(92)在經過兩次P型重摻雜后轉化為兩P型重摻雜區(91)；

采用光阻剝離制程將剩余的光阻層(31)完全剝離。

2.如權利要求1所述的陣列基板的制作方法，其特征在于，還包括如下步驟：

步驟5、在所述第一柵極(52)、第二柵極(93)、及柵極絕緣層(51)上沉積層間絕緣層(53)，通過光刻制程對所述層間絕緣層(53)及柵極絕緣層(51)進行圖形化處理，得到位于所述兩第一N型重摻雜區(41)上方的第一過孔(55)及位于所述P型重摻雜區(91)上方的第二過孔(95)；

步驟6、在所述層間絕緣層(53)上沉積第三金屬層，通過光刻制程對所述第三金屬層進行圖形化處理，得到第一源極(61)、第一漏極(62)、第二源極(96)、第二漏極(97)，所述第一源極(61)、第一漏極(62)分別通過第一過孔(55)與兩第一N型重摻雜區(41)相接觸，所述第二源極(96)、第二漏極(97)分別通過第二過孔(95)與P型重摻雜區(91)相接觸；

步驟7、在所述第一源極(61)、第一漏極(62)、第二源極(96)、第二漏極(97)、及層間絕緣層(53)上形成平坦層(70)，通過光刻制程對所述平坦層(70)進行圖形化處理，得到位于所述第一漏極(62)上方的第三過孔(71)；

步驟8、在所述平坦層(70)上沉積第一透明導電氧化物層，通過光刻制程對所述第一透明導電氧化物層進行圖形化處理，得到公共電極(80)；

步驟9、在所述公共電極(80)、及平坦層(70)上沉積鈍化保護層(81)，所述鈍化保護層(81)包覆所述平坦層(70)上的第三過孔(71)，之后通過光刻制程對所述鈍化保護層(81)進行圖形化處理，得到位于所述第三過孔(71)底部的鈍化保護層(81)上的第四過孔(85)；

步驟10、在所述鈍化保護層(81)上沉積第二透明導電氧化物層，通過光刻制程對所述第二透明導電氧化物層進行圖形化處理，得到像素電極(82)，所述像素電極(82)通過第四過孔(85)與第一漏極(62)相接觸。