[發(fā)明專利]LDMOS和JFET的集成結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201610063990.2
• 申請日: 2016-01-29
• 公開（公告）號: CN105702678B
• 公開（公告）日: 2018-08-21
• 發(fā)明（設(shè)計）人: 苗彬彬
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L29/78;H01L29/808;H01L21/82
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

1.一種LDMOS和JFET的集成結(jié)構(gòu)，其特征在于：

LDMOS包括：

形成于P型襯底中的深N阱，在所述P型襯底中形成有場氧化層，通過所述場氧化層隔離出有源區(qū)；

第一溝道區(qū)，由形成于所述深N阱中的P阱組成；

第一源區(qū)，由形成于所述第一溝道區(qū)中N+區(qū)組成；

第一漏區(qū)，由形成于所述深N阱中的N+區(qū)組成；

在所述第一漏區(qū)和第一溝道區(qū)之間的所述深N阱表面形成有一個所述場氧化層，令該場氧化層為第一場氧化層，所述第一場氧化層和所述第一漏區(qū)自對準(zhǔn)、和所述第一溝道區(qū)相隔一定距離；

由所述第一漏區(qū)和所述第一溝道區(qū)之間的區(qū)域組成第一漂移區(qū)；

多晶硅柵，由形成于所述第一溝道區(qū)上的第一多晶硅層組成，所述第一源區(qū)和所述多晶硅柵的外側(cè)自對準(zhǔn)，所述多晶硅柵的內(nèi)側(cè)延伸到所述第一場氧化層上，所述多晶硅柵的底部形成有柵氧化層；被所述多晶硅柵覆蓋的所述第一溝道區(qū)表面用于形成溝道；

在俯視面上：

所述第一多晶硅層首尾相連形成閉合的第一多晶硅環(huán)繞結(jié)構(gòu)，所述第一多晶硅環(huán)繞結(jié)構(gòu)將所述第一漂移區(qū)和所述第一漏區(qū)包圍，所述第一多晶硅環(huán)繞結(jié)構(gòu)位于所述深N阱區(qū)域內(nèi)；

所述第一源區(qū)沿著所述第一多晶硅層的外側(cè)環(huán)繞形成具有開口的源區(qū)環(huán)繞結(jié)構(gòu)，由外側(cè)形成有所述第一源區(qū)的所述第一多晶硅層組成所述多晶硅柵；所述第一溝道區(qū)也形成具有開口的溝道區(qū)環(huán)繞結(jié)構(gòu)，所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置和所述源區(qū)環(huán)繞結(jié)構(gòu)的開口位置相同；

JFET包括：

第二柵極區(qū)，由形成于所述深N阱中的P阱組成；

第二源區(qū)，由形成于所述深N阱中N+區(qū)組成；

在俯視面上：

在所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處的所述第一多晶硅層的外側(cè)的所述深N阱具有一突出結(jié)構(gòu)，第二柵極區(qū)形成于突出的所述深N阱中且延伸到突出的所述深N阱兩側(cè)的所述P型襯底中，所述第二柵極區(qū)的延伸到突出的所述深N阱兩側(cè)的所述P型襯底中的表面區(qū)域中形成有由P+區(qū)組成的柵極引出區(qū)；所述第一溝道區(qū)和所述第二柵極區(qū)不相連接；

所述第二源區(qū)形成于突出的所述深N阱中且位于所述第二柵極區(qū)的外側(cè)；在所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處，所述第一場氧化層從所述第一多晶硅環(huán)繞結(jié)構(gòu)的內(nèi)側(cè)向外側(cè)延伸直至所述第一場氧化層的外側(cè)和所述第二源區(qū)自對準(zhǔn)；

由所述第二柵極區(qū)底部的所述深N阱組成所述JFET的溝道區(qū)；

由所述第二柵極區(qū)的內(nèi)側(cè)到所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處的所述第一多晶硅層的外側(cè)之間的區(qū)域疊加所述第一漂移區(qū)組成所述JFET的漂移區(qū)；

由所述第一漏區(qū)組成所述JFET的漏區(qū)。

2.如權(quán)利要求1所述的LDMOS和JFET的集成結(jié)構(gòu)，其特征在于：所述第一漂移區(qū)由所述第一漏區(qū)和所述第一溝道區(qū)之間的所述深N阱組成；

所述JFET的漂移區(qū)由所述第二柵極區(qū)的內(nèi)側(cè)到所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處的所述第一多晶硅層的外側(cè)之間的所述深N阱疊加所述第一漂移區(qū)組成。

3.如權(quán)利要求2所述的LDMOS和JFET的集成結(jié)構(gòu)，其特征在于：在所述第一漂移區(qū)中還包括形成于所述深N阱表面的PTOP層。

4.如權(quán)利要求1所述的LDMOS和JFET的集成結(jié)構(gòu)，其特征在于：在俯視面上，在所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處兩側(cè)的所述多晶硅柵都為直線結(jié)構(gòu)。

5.如權(quán)利要求4所述的LDMOS和JFET的集成結(jié)構(gòu)，其特征在于：在俯視面上，在所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處的所述第一多晶硅層也為直線結(jié)構(gòu)，該處的所述第一多晶硅層和所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置兩側(cè)的所述多晶硅柵的直線垂直且通過弧線連接。

6.如權(quán)利要求4所述的LDMOS和JFET的集成結(jié)構(gòu)，其特征在于：在俯視面上，在所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處兩側(cè)的所述多晶硅柵沿直線方向向所述第一多晶硅環(huán)繞結(jié)構(gòu)的外側(cè)延伸一段距離，在所述溝道區(qū)環(huán)繞結(jié)構(gòu)的開口位置處兩側(cè)的所述多晶硅柵外側(cè)的所述第一溝道區(qū)和所述第一源區(qū)也分別沿直線方向向所述第一多晶硅環(huán)繞結(jié)構(gòu)的外側(cè)延伸一段距離且延伸的所述第一溝道區(qū)和所述第一源區(qū)都位于所述深N阱中。