[發明專利]一種基于高速串行器的輸入電路結構

在審

• 申請號: 201610061973.5
• 申請日: 2016-01-29
• 公開（公告）號: CN105743512A
• 公開（公告）日: 2016-07-06
• 發明（設計）人: 吳凱;劉菲;張建;李成
• 申請（專利權）人: 成都科創谷科技有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00
• 代理公司: 成都弘毅天承知識產權代理有限公司 51230
• 代理人: 楊保剛

1.一種基于高速串行器的輸入電路結構，包括并行源信號，其特征在于，還包括

第一時鐘發生器：輸出第一時鐘信號，用于構建信號采集時間窗口；

第一多路復用電路：其采樣時鐘端口接收第一時鐘發生器輸出的第一時鐘信號，輸入端接收并行源信號且輸出端輸出混合信號；

反饋時鐘發生器：接收第一時鐘發生器輸出的第一時鐘信號以獲得基準時鐘，輸出反饋時鐘信號，用于構建延時信號采集時間窗口；

第二多路復用電路：其采樣時鐘端口接收反饋時鐘發生器輸出的反饋時鐘信號，輸入端接收第一多路復用電路輸出的混合信號且輸出端輸出串行信號；

數字輸入電路：接收第二多路復用電路輸出的串行信號，其中包括分壓電路、比較電路和參考電壓電路，分壓電路將串行信號限幅后發送給比較電路，參考電壓電路向比較電路提供能夠變化的反相參考電壓。

2.根據權利要求1所述的一種基于高速串行器的輸入電路結構，其特征在于，還包括

第三多路復用電路：其采樣時鐘端口接收反饋時鐘發生器輸出的反饋時鐘信號，輸入端接收高低邏輯電平且輸出端輸出差分信號。

3.根據權利要求1所述的一種基于高速串行器的輸入電路結構，其特征在于，所述的比較電路，其輸出端還連接有RISC架構的8位閃存單片機。

4.根據權利要求1所述的一種基于高速串行器的輸入電路結構，其特征在于，所述的參考電壓電路，包括單刀雙擲開關。

5.根據權利要求1所述的一種基于高速串行器的輸入電路結構，其特征在于，所述的反饋時鐘發生器，包括

相位檢測電路：接收并比較反向的第一時鐘信號和差分信號，輸出第一比較信號；

升壓-降壓電路：接收第一比較信號，輸出控制電壓信號；

復位電路：輸出開關信號至升壓-降壓電路；

分頻電路：接收第一時鐘信號，輸出半頻率的第一時鐘信號；

延時電路：接收控制電壓信號以調整延時時間，并接收分頻電路輸出的時鐘信號，輸出反饋時鐘信號。

6.根據權利要求5所述的一種基于高速串行器的輸入電路結構，其特征在于，所述的復位電路，包括

第一比較器：輸出第二比較信號；

第二比較器：輸出第三比較信號；

第一或門：接收第一比較信號和第二比較信號；

與第一或門依次串聯的第一反相器，第二反相器和緩沖器；

第二或門：其輸入端連接有第一或門的輸出端和第二反相器的輸出端；

第三反相器：其輸入端連接第二或門的輸出端；

第一三極管：基極連接第三反相器的輸出端，發射極連接電路高電端；

第二三極管：基極連接第二或門的輸出端，發射極連接電路低電端。