[發(fā)明專利]一種溝槽肖特基勢壘二極管及其制造方法

有效

• 申請?zhí)枺?/td>: 201610060658.0
• 申請日: 2016-01-28
• 公開（公告）號: CN105576045B
• 公開（公告）日: 2018-04-17
• 發(fā)明（設(shè)計）人: 劉偉
• 申請（專利權(quán)）人: 杭州立昂微電子股份有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L21/329;H01L29/06
• 代理公司: 杭州杭誠專利事務(wù)所有限公司33109
• 代理人: 尉偉敏

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，尤其是涉及一種溝槽肖特基勢壘二極管及其制造方法。

背景技術(shù)

肖特基勢壘二極管是利用金屬與半導(dǎo)體接觸形成的金屬－半導(dǎo)體結(jié)原理制作的。傳統(tǒng)的平面型肖特基勢壘二極管器件通常由低摻雜濃度的N型外延層與頂面沉積的金屬層形成肖特基勢壘接觸而構(gòu)成。金屬與N型單晶硅的功函數(shù)差形成勢壘，該勢壘的高低決定了肖特基勢壘二極管的特性。較低的勢壘高度使器件反向阻斷電壓低，反向漏電大，正向?qū)▔航档停惠^高勢壘高度則使器件反向阻斷電壓高，反向漏電小，但正向?qū)▔航蹈摺Ｔ谄骷幱诜聪蚱脮r，器件內(nèi)部電場強度最大處位于勢壘界面附近N型外延層頂面；同時，還存在勢壘高度降低效應(yīng)，即隨著反向偏置電壓升高勢壘高度降低的現(xiàn)象。上述兩點這使得器件的反向漏電隨著反向偏置電壓升高迅速增大，并最終導(dǎo)致器件發(fā)生擊穿，嚴重限制了平面型肖特基勢壘二極管的性能和器件可靠性。針對上述問題，溝槽肖特基勢壘二極管被發(fā)明出來，部分克服了上述平面型肖特基勢壘二極管的缺點。

溝槽肖特基勢壘二極管的顯著特點是在N型外延層中存在若干周期排布的溝槽柵，而N型外延層與頂面沉積的金屬層形成的肖特基勢壘存在于溝槽柵之間。所述溝槽柵由延伸入N型外延層中的溝槽，覆蓋在溝槽表面的隔離層，以及填充其中的與頂面沉積的金屬層連接的導(dǎo)電材料組成。如美國專利US5365102中所披露的一種溝槽肖特基勢壘二極管及制造方法。

由于周期排布的溝槽柵結(jié)構(gòu)的存在，使器件處于反向偏置時內(nèi)部電場強度分布以及電場強度的最大值都發(fā)生了變化：首先，N型外延層中電場強度最大值出現(xiàn)的位置，由N型外延層的頂面轉(zhuǎn)移至N型外延層體內(nèi)溝槽柵底部附近區(qū)域，溝槽柵側(cè)壁之間的N型外延層完全耗盡，使肖特基勢壘被耗盡層保護。另外，反向偏置電壓由N型外延層和溝槽柵結(jié)構(gòu)中的隔離層分擔(dān)，使N型外延層中的電場強度降低；根據(jù)物質(zhì)中電場強度與物質(zhì)相對介電常數(shù)的乘積在不同物質(zhì)交界界面處連續(xù)的定理，分擔(dān)的比例取決于N型外延層和隔離層的相對介電常數(shù)，隔離層相對介電常數(shù)越小，其中電場強度就越大，隔離層所分擔(dān)的反向偏置電壓就越大。反向偏置時N型外延層中的最大電場強度位置不出現(xiàn)在肖特基勢壘區(qū)域，同時該電場強度降低，使得溝槽肖特基勢壘二極管抑制了勢壘高度降低效應(yīng)，有效減小了反向漏電，器件反向阻斷電壓能力和可靠性都有很大提升。

由此可見，改進溝槽柵結(jié)構(gòu)，使隔離層可以分擔(dān)更大的反向偏置電壓，降低N型外延層中的電場強度，對進一步提升器件性能和可靠性具有重要意義。

發(fā)明內(nèi)容

本發(fā)明提供了一種比現(xiàn)有技術(shù)的溝槽肖特基勢壘二極管具有更低反向漏電，更好電壓反向阻斷能力，能承擔(dān)更高反向偏壓，可靠性更佳和成本更低的溝槽肖特基勢壘二極管。

本發(fā)明還提供了一種溝槽肖特基勢壘二極管的制造方法，該制造方法步驟少，制造成本低，實現(xiàn)了改進的溝槽柵結(jié)構(gòu)，能有效提高器件性能和可靠性。

為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案如下：

一種溝槽肖特基勢壘二極管，包括中部的有源區(qū)和環(huán)繞有源區(qū)的截止區(qū)，有源區(qū)自上而下依次由陽極金屬層、肖特基勢壘金屬層、第一導(dǎo)電類型輕摻雜的N型外延層、第一導(dǎo)電類型重摻雜的單晶硅襯底和陰極金屬層構(gòu)成；N型外延層上部設(shè)有若干溝槽，溝槽橫向間隔設(shè)置；肖特基勢壘金屬層與相鄰溝槽之間的N型外延層的頂面形成肖特基勢壘接觸；溝槽內(nèi)填充有導(dǎo)電多晶硅，導(dǎo)電多晶硅的頂面與肖特基勢壘金屬層形成歐姆接觸；導(dǎo)電多晶硅與溝槽之間設(shè)有隔離層，隔離層的內(nèi)部設(shè)有真空間隙；溝槽在有源區(qū)和截止區(qū)相互連通。

本發(fā)明中在隔離層內(nèi)設(shè)置了真空間隙，真空相對介電常數(shù)為1，由單晶硅制得的N型外延層的相對介電常數(shù)為11.9，依據(jù)物質(zhì)中電場強度與物質(zhì)相對介電常數(shù)的乘積在不同物質(zhì)交界界面處連續(xù)的定理，則真空間隙中的電場強度是N型外延層的11.9倍。由于真空具有已知物質(zhì)的最小相對介電常數(shù)，所以內(nèi)部設(shè)有真空間隙的隔離層所承擔(dān)的電場強度遠大于單純使用其它不導(dǎo)電介質(zhì)的隔離層。在同樣的反向偏置條件下，內(nèi)部設(shè)有真空間隙的隔離層分擔(dān)了更高的反向偏壓，N型外延層和肖特基勢壘所需承擔(dān)的反向偏壓有效降低，從而更好的抑制了勢壘高度降低效應(yīng)，降低了器件反向漏電，提高了器件電壓反向阻斷能力，提升了器件的可靠性。因肖特基勢壘承擔(dān)的反向偏壓低，則可使用勢壘較低的肖特基勢壘金屬層以降低器件正向開啟壓降，改善了器件正向?qū)ㄌ匦裕乙话銇碚f，勢壘較低金屬所含貴金屬比例低，因此肖特基勢壘金屬層成本低，可降低整個器件的成本。

作為優(yōu)選，隔離層為二氧化硅層。

作為優(yōu)選，真空間隙的寬度為10～1000?。