[發(fā)明專利]芯片封裝結(jié)構(gòu)及其制作方法在審
| 申請?zhí)枺?/td> | 201610055629.5 | 申請日: | 2016-01-27 |
| 公開(公告)號: | CN107017215A | 公開(公告)日: | 2017-08-04 |
| 發(fā)明(設(shè)計)人: | 林宥緯;莊志忠;楊智安 | 申請(專利權(quán))人: | 晨星半導(dǎo)體股份有限公司 |
| 主分類號: | H01L23/488 | 分類號: | H01L23/488;H01L23/49;H01L21/60 |
| 代理公司: | 上海專利商標(biāo)事務(wù)所有限公司31100 | 代理人: | 徐偉 |
| 地址: | 中國臺灣新竹縣*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 芯片 封裝 結(jié)構(gòu) 及其 制作方法 | ||
1.一種芯片封裝結(jié)構(gòu),包括:
一芯片,包括一集成電路、多個第一焊墊、至少兩個第二焊墊以及至少兩個接墊,該等第一焊墊、該至少兩個第二焊墊與該至少兩個接墊設(shè)置于該集成電路上,且該至少兩個第二焊墊以及該至少兩個接墊系與該集成電路分隔開,其中各該第二焊墊分別電性連接至相對應(yīng)的該至少兩個接墊中的一者;
至少一無源元件,設(shè)置于該芯片上,且該至少一無源元件包括兩個電極,其中各該電極分別電性連接至與黏著于相對應(yīng)的該至少兩個接墊中的一者;以及
至少兩條第一金屬線,設(shè)置于該芯片上,各該第一金屬線的一端分別與相對應(yīng)的該至少兩個第二焊墊中的一者連接,另一端分別與該等第一焊墊中的一者連接。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu),其特征在于,該芯片另包括至少兩條連接線,且各該連接線設(shè)置于各該第二焊墊與相對應(yīng)的該至少兩個接墊中的該者之間,用以電性連接各該第二焊墊與相對應(yīng)的該至少兩個接墊中的該者。
3.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu),其特征在于,該至少兩個第二焊墊、該至少兩個接墊與該至少兩條連接線系由同一導(dǎo)電層所形成。
4.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu),其特征在于,該芯片另包括一保護層,設(shè)置于該集成電路以及該至少兩條連接在線,且該保護層包括多個第一開口、兩個第二開口以及兩個第三開口,其中各該第一開口分別暴露出相對應(yīng)的該等第一焊墊中的一者,各該第二開口暴露出相對應(yīng)的該至少兩個第二焊墊中的一者,且各該第三開口暴露出相對應(yīng)的該至少兩個接墊中的一者。
5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu),其特征在于,該芯片另包括一絕緣層,設(shè)置于該集成電路與該至少兩個第二焊墊之間,用以分隔該集成電路與該至少兩個第二焊墊。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu),其特征在于,該絕緣層具有一第一厚度,實質(zhì)上為10至16微米。
7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu),其特征在于,各該第二焊墊具有一第二厚度,實質(zhì)上為2.8至4微米。
8.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu),其特征在于,另包括兩導(dǎo)電黏著層,其中各該導(dǎo)電黏著層分別將各該電極黏著于相對應(yīng)的該至少兩個接墊中的該者上。
9.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu),其特征在于,另包括一載板以及一封裝膠體,其中該芯片設(shè)置于該載板上,且該封裝膠體將該芯片與該至少兩條第一金屬線密封于該載板上。
10.如權(quán)利要求9所述的芯片封裝結(jié)構(gòu),其特征在于,另包括多條第二金屬線,其中各該第二金屬線連接于該載板的上表面與相對應(yīng)的該等第一焊墊中的一者之間。
11.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu),其特征在于,該載板包括一基板、多個上焊墊以及多個下焊墊,該等上焊墊設(shè)置于該基板的上表面上,該等下焊墊設(shè)置于該基板的下表面上,各該上焊墊可分別與該等下焊墊中的至少一者電性連接,且各該第二金屬線的一端與該等上焊墊中的一者連接。
12.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu),其特征在于,該載板包括一芯片承載支架以及多個引腳,且該芯片設(shè)置于該芯片承載支架上,其中各該第二金屬線的一端與該等引腳中的一者連接。
13.一種芯片封裝結(jié)構(gòu)的制作方法,包括:
提供一芯片,該芯片包括一集成電路、多個第一焊墊、至少兩個第二焊墊以及至少兩個接墊,該等第一焊墊、該至少兩個第二焊墊與該至少兩個接墊設(shè)置于該集成電路上,且該至少兩個第二焊墊以及該至少兩個接墊系與該集成電路分隔開,其中各該第二焊墊分別電性連接至相對應(yīng)的該至少兩個接墊中的一者;
將該芯片固接于一載板上;
將至少一無源元件固接于該芯片上,且該至少一無源元件包括兩個電極,其中各該電極分別電性連接至與黏著于相對應(yīng)的該至少兩個接墊中的一者;以及
形成至少兩條第一金屬線于該芯片上,使各該第一金屬線的一端分別與相對應(yīng)的該至少兩個第二焊墊中的一者連接,另一端分別與該等第一焊墊中的一者連接。
14.如權(quán)利要求13所述的芯片封裝結(jié)構(gòu)的制作方法,其特征在于,形成該至少兩條第一金屬線的步驟系利用一焊線工藝。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于晨星半導(dǎo)體股份有限公司,未經(jīng)晨星半導(dǎo)體股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610055629.5/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





