[發(fā)明專利]基于雙CPU并行錄波存儲的故障錄波裝置

有效

• 申請?zhí)枺?/td>: 201610055505.7
• 申請日: 2016-01-27
• 公開（公告）號: CN105548777B
• 公開（公告）日: 2018-07-03
• 發(fā)明（設計）人: 趙小鳳;羅建國;程加強;董龍;鐘華蘭
• 申請（專利權(quán)）人: 成都府河電力自動化成套設備有限責任公司
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 北京天奇智新知識產(chǎn)權(quán)代理有限公司 11340
• 代理人: 郭霞

1.一種基于雙CPU并行錄波存儲的故障錄波裝置，包括模擬信號調(diào)理模塊、開關量隔離模塊、AD轉(zhuǎn)換模塊、對時模塊、FPGA模塊和電源模塊，其特征在于：還包括兩個CPU模塊，兩個所述CPU模塊各通過一條獨立的千兆網(wǎng)總線與所述FPGA模塊進行通信，所述FPGA模塊設置有RJ45接口，所述FPGA模塊的RJ45接口能夠通過千兆網(wǎng)向后臺或工控機傳送IEC61850-9-2報文格式的實時采集數(shù)據(jù)，所述對時模塊同時為所述AD轉(zhuǎn)換模塊、所述FPGA模塊和兩個所述CPU模塊提供時間基準信號，所述電源模塊為整個故障錄波裝置供電；

兩個所述CPU模塊均包括COME模塊、兩個千兆網(wǎng)處理器、數(shù)據(jù)壓縮卡、數(shù)據(jù)存儲模塊、RJ45接口、USB接口、串口、外接VGA接口和人機交互接口，所述COME模塊內(nèi)置CPU處理器及DDR存儲器，兩個所述CPU模塊之間設置有人機交互接口轉(zhuǎn)換電路，所述人機交互接口轉(zhuǎn)換電路連接有顯示器、指示燈、鍵盤和鼠標，兩個所述CPU模塊均能夠與調(diào)度主站和調(diào)度子站進行通信；

所述COME模塊同時與兩個所述千兆網(wǎng)處理器、所述數(shù)據(jù)壓縮卡、所述數(shù)據(jù)存儲模塊、所述USB接口、所述串口、所述外接VGA接口和所述人機交互接口相連接，兩個所述千兆網(wǎng)處理器和所述數(shù)據(jù)壓縮卡均通過PCIE總線與所述COME模塊連接，其中一個所述千兆網(wǎng)處理器與所述FPGA模塊連接，另一個所述千兆處理器與所述CPU模塊內(nèi)的RJ45接口相連，所述數(shù)據(jù)存儲模塊通過SATA總線與所述COME模塊連接。

2.根據(jù)權(quán)利要求1所述的基于雙CPU并行錄波存儲的故障錄波裝置，其特征在于：所述FPGA模塊設置有兩個千兆網(wǎng)接口，兩個所述CPU模塊分別與所述FPGA模塊的兩個千兆網(wǎng)接口通過千兆網(wǎng)總線連接。

3.根據(jù)權(quán)利要求1所述的基于雙CPU并行錄波存儲的故障錄波裝置，其特征在于：所述數(shù)據(jù)存儲模塊包括一個電子盤和兩個硬盤，所述電子盤用于存儲故障錄波裝置的操作系統(tǒng)和應用程序，兩個所述硬盤分別用于存儲暫態(tài)數(shù)據(jù)和穩(wěn)態(tài)數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的基于雙CPU并行錄波存儲的故障錄波裝置，其特征在于：所述對時模塊向所述COME模塊發(fā)送時間基準信號。

5.根據(jù)權(quán)利要求1所述的基于雙CPU并行錄波存儲的故障錄波裝置，其特征在于：兩個所述CPU模塊的人機交互接口通過所述人機交互接口轉(zhuǎn)換電路連接。

6.根據(jù)權(quán)利要求1所述的基于雙CPU并行錄波存儲的故障錄波裝置，其特征在于：所述DDR存儲器的容量大于等于4GB。

7.根據(jù)權(quán)利要求1所述的基于雙CPU并行錄波存儲的故障錄波裝置，其特征在于：所述COME模塊中的CPU處理器采用低功耗雙核四線程處理器。