[發明專利]集成電路以及其串行器/解串器物理層電路的操作方法

有效

• 申請號: 201610054966.2
• 申請日: 2016-01-27
• 公開（公告）號: CN106817133B
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 胡元民;林穎甫;溫尚志
• 申請（專利權）人: 智原科技股份有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王珊珊

1.一種集成電路，其特征在于，所述集成電路包括：

第一參考電阻焊墊，用以電性連接至位于該集成電路外部的參考電阻；

上層電路；以及

第一串行器/解串器物理層電路，其數據引腳電性耦接于該上層電路，用以將該上層電路所輸出的第一并行數據轉換為第一串行數據，或是將第二串行數據轉換為第二并行數據以提供給該上層電路，其中該第一串行器/解串器物理層電路還具有參考電阻引腳、第一校正輸入引腳與第一校正輸出引腳，該參考電阻引腳電性連接至該第一參考電阻焊墊，當該第一串行器/解串器物理層電路處于校正預備態且該第一校正輸入引腳的信號為致能態時該第一串行器/解串器物理層電路從該校正預備態進入校正態以使用經電性連接至該第一參考電阻焊墊的該參考電阻進行電流校正，當完成該電流校正后該第一串行器/解串器物理層電路從該校正態進入校正完成態以停止使用該參考電阻并將該第一校正輸入引腳電性連接至該第一校正輸出引腳，當該第一串行器/解串器物理層電路沒有處于該校正完成態時該第一串行器/解串器物理層電路將該第一校正輸入引腳不電性連接至該第一校正輸出引腳并使該第一校正輸出引腳的信號為失能態，

所述集成電路還包括：

第二參考電阻焊墊，用以電性連接至位于該集成電路外部的該參考電阻；以及

第二串行器/解串器物理層電路，其數據引腳電性耦接于該上層電路，用以將該上層電路所輸出的第三并行數據轉換為第三串行數據，或是將第四串行數據轉換為第四并行數據以提供給該上層電路，其中該第二串行器/解串器物理層電路還具有參考電阻引腳、第一校正輸入引腳與第一校正輸出引腳，該第二串行器/解串器物理層電路的該參考電阻引腳電性連接至該第二參考電阻焊墊，該第二串行器/解串器物理層電路的該第一校正輸出引腳電性連接至該第一串行器/解串器物理層電路的該第一校正輸入引腳。

2.一種串行器/解串器物理層電路的操作方法，其特征在于，所述操作方法包括：

當該串行器/解串器物理層電路處于校正預備態且該串行器/解串器物理層電路的第一校正輸入引腳的信號為致能態且該串行器/解串器物理層電路的第二校正輸入引腳的信號為該致能態時，使該串行器/解串器物理層電路從該校正預備態進入校正態，使得該串行器/解串器物理層電路使用參考電阻進行電流校正；

當完成該電流校正后，使該串行器/解串器物理層電路從該校正態進入校正完成態，以停止使用該參考電阻并將該第一校正輸入引腳電性連接至該串行器/解串器物理層電路的第一校正輸出引腳；以及

當該串行器/解串器物理層電路沒有處于該校正完成態時，將該第一校正輸入引腳不電性連接至該第一校正輸出引腳并使該第一校正輸出引腳的信號為失能態，

所述操作方法還包括：

采樣該第二校正輸入引腳的信號而獲得經采樣信號；以及

從該串行器/解串器物理層電路的第二校正輸出引腳輸出該經采樣信號。