[發明專利]高頻程控容性阻抗電路及測量裝置

有效

• 申請號: 201610054843.9
• 申請日: 2016-01-27
• 公開（公告）號: CN107017876B
• 公開（公告）日: 2023-09-22
• 發明（設計）人: 嚴波;王悅;王鐵軍;李維森
• 申請（專利權）人: 普源精電科技股份有限公司
• 主分類號: H03K19/0944
• 分類號: H03K19/0944
• 代理公司: 北京卓嵐智財知識產權代理有限公司 11624
• 代理人: 郭智

本發明提供了一種高頻程控容性阻抗電路及測量裝置，所述高頻程控容性阻抗電路包括至少一個高頻容性阻抗單元，所述高頻容性阻抗單元包括：程控放大器及電容，所述程控放大器與所述電容串聯，其中，所述程控放大器的信號輸入端作為所述高頻容性阻抗單元的信號輸入端，所述電容的輸出端作為所述高頻容性阻抗單元的信號輸出端。利用本發明，可以減小現有技術中的程控容性阻抗電路的開關元件導通電阻和寄生電容的影響，提高了程控容性阻抗電路的高頻性能。

技術領域

本發明涉及測量技術領域，尤其涉及一種高頻程控容性阻抗電路及測量裝置。

背景技術

在濾波器、放大器反饋網絡等電路結構中往往需要用到容性阻抗元件，該容性阻抗元件通常使用電容器。如果濾波器和放大器反饋網絡的頻率特性需要調節，就需要用到程控容性阻抗電路，比如：在集成電路系統中，由于電容的初始誤差比較大，為了獲得預期的容性阻抗，需要在集成電路生產和使用過程中調節容性阻抗的大小，這就需要程控容性阻抗電路。

圖1是一種現有的程控容性阻抗電路。端子A和端子B是容性阻抗電路的信號端子，這兩個端子之間的電路為容性阻抗特性。PMOS(P型絕緣柵場效應管，下簡稱PMOS)M1和固定電容器C1(下簡稱電容C1)串聯組成一個程控容性阻抗單元，PMOS?M2和電容C2串聯組成另一個程控容性阻抗單元，這兩個程控容性阻抗單元并聯組成一個程控容性阻抗電路。

端子E1和端子E2是程控容性阻抗電路的控制端。控制端電位大于等于A端子和B端子電平時，與之連接的PMOS截止；控制端電位低于端子A或端子B電平超過一個閾值電壓時，PMOS導通。

當PMOS?M1截止，PMOS?M2截止時，電容C1和電容C2跟端子A的通路斷開，A和B端子之間無容性阻抗特性；當PMOS?M1導通，PMOS?M2截止時，電容C1跟端子A的通路接通，電容C2跟端子A的通路斷開，A和B端子之間的容性阻抗等同于電容C1的容抗；當PMOS?M1截止，PMOSM2導通時，電容C1跟端子A的通路斷開，電容C2跟端子A的通路接通，A和B端子之間容性阻抗等同于電容C2的容抗；當PMOS?M1導通，PMOS?M2也導通時，電容C1和電容C2跟端子A的通路均接通，A端子和B端子之間的容性阻抗等同于電容C1與電容C2的容抗之和。

如上所述，通過改變端子E1和端子E2的電平，使得電容C1或電容C2跟端子A的通路接通或斷開，從而改變端子A和端子B之間的容性阻抗的大小，實現程控容性阻抗。

圖1中現有技術方案中PMOS元件也可以替換為NMOS(N型絕緣柵場效應管，下簡稱NMOS)元件實現相同的調整容性阻抗的效果。

由于PMOS或NMOS的導通狀態下的溝道電阻(下簡稱導通電阻)和其各個端子之間的寄生電容關聯，要使得導通電阻減小，則須要較大尺寸的PMOS或NMOS，同時各個端子之間的寄生電容也會增大；要使得各個端子之間的寄生電容小，則須要減小PMOS或NMOS的尺寸，這時導通電阻會增加。

PMOS或NMOS的導通電阻和各個端子的寄生電容都會降低容性阻抗元件在高頻應用下的阻抗和帶寬性能，比如頻率非常高時容性元件的容抗非常低可以忽略，這時導通電阻阻抗就會在總阻抗中占有主導作用，而往往電路中希望串聯電阻越小越好。由于PMOS和NMOS的導通電阻和各個端子間的寄生電容互相矛盾，因此現有方案在高頻應用時存在困難。

發明內容

為了減小現有技術中程控容性阻抗電路中的開關元件導通電阻和寄生電容的影響，提高程控容性阻抗電路的高頻性能，本發明提供了一種高頻程控容性阻抗電路及測量裝置。

本發明一方面提供了一種高頻程控容性阻抗電路，所述高頻程控容性阻抗電路包括至少一個高頻容性阻抗單元，所述高頻容性阻抗單元包括：程控放大器及電容，所述程控放大器與所述電容串聯，其中，所述程控放大器的信號輸入端作為所述高頻容性阻抗單元的信號輸入端，所述電容的輸出端作為所述高頻容性阻抗單元的信號輸出端。