[發明專利]一種基于憶阻器的非易失性SR觸發器電路

有效

• 申請號: 201610054563.8
• 申請日: 2016-01-27
• 公開（公告）號: CN105634446B
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 朱一東;曾志剛;鄭尖
• 申請（專利權）人: 華中科技大學
• 主分類號: H03K3/356
• 分類號: H03K3/356;G11C13/00;G11C14/00
• 代理公司: 華中科技大學專利中心42201
• 代理人: 廖盈春

技術領域

本發明屬于數字電路領域，更具體地，涉及一種基于憶阻器的非易失性SR觸發器電路。

背景技術

憶阻器是除電阻、電容、電感之外的第四種基本電路元件。憶阻器的概念最先由加州大學伯克利分校的蔡少堂(Leon.O.Chua)教授于1971年提出。眾所周知，電阻R(Resistor)表示電路中電壓與電流之間的關系，電容C(Capacitor)表示電荷量和電壓之間的關系，電感L(Inductor)表示磁通量與電流之間的關系。根據對稱性理論，蔡少堂認為理論上存在一種元件，表示磁通量與電荷量之間的關系。由于這種元件具備和電阻同樣的單位(歐姆)，同時具備非易失性，只有在電流流過的情況下，憶阻值才會改變，因此蔡少堂才將這種元件命名為憶阻器(Memristor)。

2008年，惠普實驗室基于Pt-TiO₂-Pt材料首次制造出了實物憶阻器。自從憶阻器實物問世以來，憶阻器已經成為一個全新的研究熱點，在存儲、人工神經網絡以及邏輯計算等領域中得到越來越多的研究和應用。

觸發器是一種應用在數字電路上且具有記憶功能的時序邏輯基本組件，因此是構成時序邏輯電路以及各種復雜數字系統的最基本邏輯單元。SR觸發器的特性為：當控制信號CP＝0時，輸出信號保持；當控制信號CP＝1時，若置位信號S＝1，則輸出被置位，輸出端輸出V_out＝1；若復位信號R＝1，則輸出被復位，輸出端輸出V_out＝0。

在現有技術中，由SR觸發器構成的時序電路中通常只能在能夠提供穩定電源場合下工作，如果在一些需要斷電時保持其中間工作狀態的場合，則需要外加存儲單元實現非易失性。

發明內容

針對現有技術缺陷或者技術需求，本發明提供了一種基于憶阻器的非易失性SR觸發器電路，其目的在于既可利用憶阻器的阻變特性來實現觸發功能，又利用憶阻器的非易失性實現鎖存功能，同時通過改進電路結構提高電路的響應速度。

本發明提供了一種基于憶阻的非易失性SR觸發器，包括憶阻器ME、定值電阻Rd、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一反相器N1、第二反相器N2、第三反相器N3以及第四反相器N4，所述第一MOS管的控制端作為置位信號輸入端S，所述第一MOS管的一端接所述第一反相器N1的輸入端以及所述第二反相器N2的輸出，所述第一MOS管的另一端與寫電壓V_w相連；所述第一MOS管的控制端用于控制所述第一MOS管的一端與另一端的導通；所述第二MOS管的控制端作為復位信號輸入端R，所述第二MOS管的一端接所述第二反相器N2的輸入端以及所述第一反相器N1的輸出端，所述第二MOS管的另一端與寫電壓V_w相連；所述第二MOS管的控制端用于控制所述第二MOS管的一端與另一端的導通；所述第三MOS管的控制端作為觸發信號輸入端CP，所述第三MOS管的一端接憶阻ME的一端以及所述第五MOS管的一端，所述第三MOS管的另一端與所述第一反相器N1輸出端以及所述第二反相器N2輸入端相連；所述第三MOS管的控制端用于控制所述第三MOS管的一端與另一端的導通；所述第四MOS管的控制端作為觸發信號輸入端CP，所述第四MOS管的一端接所述憶阻ME的另一端以及所述定值電阻Rd的一端，所述第四MOS管的另一端與所述第二反相器N2的輸出端以及所述第一反相器N1的輸入端相連；所述定值電阻Rd的另一端接地；所述第四MOS管的控制端用于控制所述第四MOS管的一端與另一端的導通；所述第五MOS管的控制端作為觸發信號輸入端CP，所述第五MOS管的另一端與讀電壓V_r相連；所述第五MOS管的控制端用于控制所述第五MOS管的一端與另一端的導通；所述第三反相器N3的輸入端接憶阻ME的另一端，所述第三反相器N3的輸出端作為觸發器的反相輸出端所述第四反相器N4的輸入端連接所述第三反相器N3的輸出端，所述第四反相器N4的輸出端作為觸發器的輸出端V_out。